诺瓦星云-FPGA面经分享(二面)

#通信硬件人笔面经互助##诺瓦星云求职进展汇总##FPGA#

25届提前批-FPGA工程师(深圳)
2024-07-05 (G,被刷)
25届提前批-FPGA工程师(西安)
2024-06-28 (8.6笔试,8.18约面,8.21一面,8-26二面)
🤪 背景
本科双非/硕士985硕
本人的经历是(研电赛技术赛国二+企业赛第二名、研数模赛国三(本科国一),均团队主战+队长,两项发明专利+一软著),无实习经历,4段项目经历偏FPGA数字信号处理+高速接口。

🤔 面试感受
二面技术HR面大概40+分钟(沃日,基本没有问啥技术相关的问题,都是一些开放性问题,我最后问题他说他这是技术面,额。。。。感觉更像hr面啊)。
总体而言,诺瓦星云面试感觉还不错,面试官人挺好的,开了摄像头也很亲切,全程像聊天一样吧,。
首先,自我介绍(大概三四分钟吧),介绍完了以后,我给自己挖坑说我抗压能力比较强,他直接让举个例子(我当时是懵逼的,我就客套客套,你来真的啊,大脑宕机三秒),然后我就举了我通宵写本子,熬夜调程序的例子,后面还问了我职业规划、base地点的选择,对了他直接问我秋招怎么样了(沃日,给哥们直接问懵了,这咋说)然后我避重就轻的说今年行情不好,其他都没啥音讯,感谢诺瓦给了我此次面试的机会,后面就没什么了,我问了一下培养机制和工作环境,他和我很细致的介绍了诺瓦和诺瓦的培养机制,最后我问一下后面还有什么流程还有几面,他和我说技术面大概2-3面,还有一轮HR面和主管面(谈薪),大概就这样。
总体就这些,感觉没什么压力,面试官很和蔼,看后续吧,有面试机会就继续更新下去。
全部评论
二面不是要求线下吗😭😭
点赞 回复 分享
发布于 08-28 23:07 陕西
欣兰佬厉害!
点赞 回复 分享
发布于 08-29 00:00 北京
中国电子云
校招火热招聘中
官网直投
还没后续😭
点赞 回复 分享
发布于 08-29 12:50 辽宁
佬说没说啥时候出结果
点赞 回复 分享
发布于 08-29 19:00 陕西
佬 出结果了吗
点赞 回复 分享
发布于 08-30 18:15 陕西
校友 拿了几个offer了
点赞 回复 分享
发布于 09-05 09:36 山东

相关推荐

头像
昨天 19:04
已编辑
山东大学 FPGA工程师
#诺瓦星云求职进展汇总# #硬件# #FPGA秋招# #诺瓦星云提前批# #FPGA# #通信硬件人笔面经互助# 25届提前批-FPGA工程师(深圳)2024-07-05 (G,被刷)25届提前批-FPGA工程师(西安)2024-06-28 (8.6笔试,8.18约面,8.21一面)🤪 背景本科双非/硕士985硕本人的经历是(研电赛技术赛国二+企业赛第二名、研数模赛国三(本科国一),均团队主战+队长,两项发明专利+一软著),无实习,4段项目经历偏FPGA数字信号处理+高速接口。🤔 面试感受一面技术HR面大概40+分钟(中间老师在外面敲门有点慌,反问环节草草结束了)。总体而言,诺瓦星云面试感觉不错,主要是项目拷打,基本没刻意的去问八股,都揉在项目里问了。首先自我介绍(大概三四分钟吧),介绍完了以后,我项目较多他让我找一个参与度高的介绍(一定要讲的细一点,一定要注意细节),如果他有问题会直接提出来还会和你和互动探讨,比如你这个数据流是怎么走的,时钟域都有哪些,如何约束的,链路如何打通的,硬件如何测试的,软件如何测试的,软硬件又是如何联合调试的等等,所以一定要对自己的项目有全方位的深刻理解和认知。在介绍项目里问了几个八股,第一个跨时钟域处理的方式(经典CDC),跟他讲了单bit和多bit,第二个FPGA资源有哪些,第三个时钟约束(感觉面试官对这个看的挺重视的,追问我好几次,我只做了的简单时序约束,这块答的不好)。总体下来感觉八股都比较基础,感觉之前的面经里面也有,可能就是他们习惯问的问题吧。问完问题后门被哐哐敲响(奉劝兄弟姐妹们一定要找个安静不被打扰的环境),当时有点害怕只想赶紧结束,后面反问环节就随便问了问培养机制工作时间和环境,当时着急结束,忘记面试官咋回的了。总体就这些,感觉没什么压力,面试官很和蔼,看后续吧,有面试机会就继续下去,整体来说感觉还是好的。更新:8-22 10:30收到测评 要求24小时内完成更新:8-22 7点左右做完了测评只能说和以前做的测评都不一样,一定一定一定要先做例题试试题,不然会懵逼的,总的来说这测评很恶心,做的时候记得带计算器和算草纸。更新:8-23 下午2:47发短信和邮件约二面ps:本面经模版参考:@猪脚饭超好吃(感谢老板)
点赞 评论 收藏
分享
09-01 12:17
已编辑
电子科技大学 FPGA工程师
一面淘汰,感谢信,人才库投递:2024/07/09笔试:2024/08/06    5道编程+1到简述题,以下凭记忆恢复题干,会有出入        1、输入数据位宽8bit,串行,首先是32bit的起始地址(按小端对齐),紧接若干字节的数据,且每字节数据对应地址为起始地址加1 以及 valid信号             要求:输出32bit地址、8bit数据 及 valid信号        2、输入参考时钟150M,根据输入要求得到对应分频输出(可能是?记不太清)        3、输入参考时钟和待检测时钟,要求给出待检测时钟的周期(us?还是频率(MHz),记不太清)        4、题干看了一眼,红绿灯,感觉是考状态机,未答题        5、简答题:建立时间、保持时间满足的条件是什么以及二者的裕量        6、68bit位宽的串行数据转换成64bit串行数据,位宽转换,未答题第一轮面试:2024/08/26    1、自我介绍    2、聊项目,三个项目都有问。有问到跨时钟和时序约束怎么做的,本人项目时序约束设计不多,甚至是只写了一个set_clock_groups    3、反问:业务:          视频、接口、最新8K显示屏巴拉巴拉,说太快没记清,                    面试评价:“我的感觉挺好的,本次你主要在做项目的原理介绍,因为你是做雷达的后续不用把重心放在这 个上面,要深入了解时序约束的目的原因,使用到的接口原理、时序、速率等,芯片的选型以及为什么(问以太网接口phy芯片选型没答上来)”    面后个人感受:不知道自己做的方向跟诺瓦做的东西不匹配对提前批后续进程影响大不大一面待定:2024/08/28    问了hr待定什么意思,答不太合适。附图1。一面淘汰:2024/08/29
查看3道真题和解析
点赞 评论 收藏
分享
6 8 评论
分享
牛客网
牛客企业服务