长鑫版图设计

#长鑫#  #长鑫存储求职进展汇总#
长鑫版图开奖了,给得挺高,请问有大佬了解这个岗位的吗?听说做版图没什么前途,我也没基础怕进去被末位淘汰,但鑫子给的实在太多了,有没有大佬能给点建议到底签不签呀
全部评论
帮顶,请问佬面试都问了啥呀?
1 回复 分享
发布于 2023-11-05 14:23 上海
base是不是在上海,年包28w?
1 回复 分享
发布于 2023-12-14 17:05 江苏
佬是提前批还是正式批啊?
点赞 回复 分享
发布于 2023-11-05 10:57 江苏
信息系统运维也开奖了,有木有好兄弟。
点赞 回复 分享
发布于 2023-11-06 10:22 陕西

相关推荐

11-10 23:57
已编辑
电池工程师
华为外包润和 模拟版图岗 月薪N+4 双非硕
点赞 评论 收藏
分享
从版图设计回来的金爷爷,依旧满怀激情,尽管疲倦的眼睛几乎睁不开,但还是找到了我们这些在芯片设计一线奋斗的年轻工程师,讨论起了今天的版图布局问题。我们刚从布线的任务中脱身,彼此交换着刚完成的工作,正准备稍微休息时,金爷爷已然开始了新的讨论:“我们需要把晶体管的布局做得更紧凑。减少电流路径长度,提高性能,但不能因为追求密度而牺牲信号完整性。”我们有些困惑,毕竟版图的复杂度已经达到极限,但金爷爷却像往常一样一副无畏的样子:“你们知道,现在一些数字电路设计工具总是过于依赖自动布图,忽略了在某些关键信号线上做手工优化的必要性。你们是版图设计的未来,必须承担起在设计中找到平衡点的责任,不能盲目跟随工具做决定。”听了这话,我们不禁肃然起敬,眼里泛起了晶体管的光辉。金爷爷环视四周,脸上露出一丝无奈:“如果我们的世界能像EDA工具生成的版图那样完美对称就好了,但现如今,总有一些过于复杂的元件——比如大容量存储器、复杂的I/O接口,它们总是偏离了理想轨迹,造成了层间干扰和寄生电容。这些都是设计的痛点,它们是敌人,必须解决。”说完,金爷爷捡起一块浮雕板,仔细分析着布局中的金属层:“你们看,这就是当前设计的瓶颈。布线的阻抗控制和寄生效应总是让我们付出更高的功耗和延迟代价。”突然,金爷爷从桌上拿起一个手工绘制的版图草图,指着上面的某个节点说:“这个节点的布线太长了,信号在这条路径上可能会出现反射,这会严重影响芯片的工作稳定性。”他愤怒地摆弄着图纸,“该死的寄生电感!这个问题,如果不彻底解决,芯片迟早会发生时序故障。”我们都听得出他话中的急切,也深知这些细节在真正的芯片设计中有多么关键。金爷爷继续说道:“但是,不要认为所有问题都能通过简单的优化来解决。即使是最精密的版图,也不可能完全避免所有物理效应。你们一定要记住:有时候,设计的牺牲是为了更高效的运行,像低功耗设计中的时钟树优化,牺牲一定的布线面积换来更高的频率和稳定性。”正当我们还在思索这些复杂的设计哲学时,金爷爷又从工具栏上拉出了一个调试器,微笑着看向我们:“你们能告诉我,那个跨越多层的信号路径上出了什么问题吗?”我们赶紧检查设计文件:“看起来是因为某一层布线过长,导致了时延过大。”我们回答。金爷爷深深叹了口气:“这就是工程的挑战,优化的路上总是充满了权衡。我们的目标,是在微小的变化中找到最优解,为了性能,也为了芯片的生命周期。”他停顿了一下,眼神变得深邃:“每一条信号线,每一个晶体管的放置,都是为了芯片能够在激烈的市场竞争中生存下去。”几天后,我们得知金爷爷的设计终于顺利通过了关键的验证阶段,我们松了一口气。正如他所说,设计的成功总是需要许多细节的积累和牺牲。而这些微小的牺牲,正是为了那个最完美的版本。金爷爷依旧在版图上勾画着下一个更完美的设计,丝毫没有放慢脚步。我们感慨万分,在未来的日子里,必定会继续传承他那份对细节的执着与对工程的敬畏。
点赞 评论 收藏
分享
头像
10-16 15:23
已编辑
国家开放大学 封装工程师
投递岗位:数字能源-硬件工程师-功率器件时间线:投递时间:8月25日;收到面试通知:9月7日;线下一面、二面:9月12日上午;技术主管面:9月12日下午;当天跟HR确认面试全部通过;过了两天官网状态更新,HR让我耐心泡池子了。浸润~开泡~技术一面面经(约50 min):1. 自我介绍2. 实验室的建设情况,有啥设备3. 你导师叫什么?(可能因为方向非常对口)4. 针对简历的内容进行详细询问5. 这个做温度循环仿真的项目里,塑性形变是怎么算出来的?(coffin-mason公式);其中的Δε参数是怎么得到的?6. 现场抽查之前笔试中的三个题目(Buck变换器中续流二极管的作用是?)7. 现场笔试题:老化试验后,样品发生失效的原因是什么?技术二面面经(约50分钟):1. 自我介绍+打预防针(后面会给个笔试题,先大致讲解了一下,面试官还怪好的嘞)2. 简历详细盘问(你这个课题的意义是什么?优势何在)3. 无压烧结(银)和有压烧结的区别是什么?4. 烧结银的电导率多大?热导率?5. 哪些因素会影响烧结银的性能?6. 现场笔试题:引线键合参数?键合可能导致的对芯片性能的影响有哪些,怎样影响?技术主管(综合面试)面经(约20分钟):1. 简单自我介绍2. 你这个课题项目商用化的可行性?难点?3. 兴趣爱好反问:1. 部门情况,工作内容,可能会被分到的岗2. 加班情况题外话:面试效率很高,上午九点开始,下午两点就结束全部面试了。中午还给了麦当劳作为午餐(鳕鱼堡+麦乐鸡)#华为求职进展汇总##华为##秋招##数字能源#
点赞 评论 收藏
分享
10-28 00:10
已编辑
电子科技大学 硬件开发
努力跨行专业的老菜鸡:合肥base问学长说是电路所在的pdc还行,995作息,平均部门月加班60出头,65h左右。op就真的很离谱了,td也还可以。(不过我问的是模拟电路和验证设计部门的学长,但是和数字电路是一个大部门
长鑫存储工作强度 69人发布 投递长鑫存储等公司10个岗位
点赞 评论 收藏
分享
1 2 评论
分享
牛客网
牛客企业服务