景嘉微已offer(拒)fpga面经

#通信硬件人笔面经互助# fpga工程师方向
10月12日收到信息,时间是10月14日一面。
面完15min出结果,10月14日下午二面。
面完20min出结果,10月14日下午三面
当天晚上收到电话,口头oc,offer一周内下发
10月20日收到邮件,看offershow在211里面应该是顶薪,但有更好的去处了,释放hc。

🤪 背景
本科双非/硕士师范硕
本人的经历是(电赛国一、嵌入式芯片设计大赛国一,均团队主战+排名第一),有实习经历(小厂,偏硬件+FPGA设计),除此之外还有暑期学校助教经验、集创赛助教经验,开发经验稍微充足一点。

一面技术面50min,两个面试官,很久没面FPGA了,感觉讲起来都有点磕磕巴巴的。
1、自我介绍。
2、选择一个最有印象的项目进行介绍。
3、你负责系统的哪一部分。
4、图像清晰度评价你是怎么去实现。
5、详细介绍一下FPGA的架构,你整体是怎么设计的。
6、DDR用的是什么系列的,多高工作频率。
7、ZYNQ的程序加载流程。
8、你用的高斯滤波怎么实现的。
9、你说对图像算法进行加速,它相对于CPU的优势在哪里。
10、聊一下AXI总线的工作协议。
11、HDMI是用芯片还是直接IO口进行驱动。
12、你在做这个项目过程中印象最深刻的错误在哪里。
13、你做的方向很全面,那你未来是想要走哪个方向呢。

反问环节:
1、进去的部门大概是什么方向。
2、部门的FPGA开发规模。
3、公司用国外还是国内芯片多一点。
4、后续的流程(还有部门一面,HR一面)

二面部门主管面20min,两个面试官。
1、自我介绍。
2、家庭情况,手上的offer情况。
3、对于自己的职业规划安排,遇到难题怎么解决的。
4、期望的薪资情况,大概是多少。
5、了解过景嘉微么?对他的印象是什么。

反问环节:
1、公司的新人培养方案。
2、公司的晋升流程。
3、公司的加班情况,出差情况。

三面HR面25min,一个面试官,
1、自我介绍。
2、实验室经历介绍一下。
3、事业部的选择。
4、你选择企业的标准是什么。
5、家庭情况询问。

反问环节:
1、后续的流程(一到两周offer审批下发)

电话沟通,oc。大意是给我介绍他们部门,觉得很适合他们,他会尽力跟人事说提高我的薪资,但也因为学历会拉低我的薪资没办法,到时候具体看开多少吧,以offer为准。。。

开出来了
全部评论
这流程真快呀
2 回复 分享
发布于 2024-10-14 16:37 山西
楼主是校招还是社招啊?
1 回复 分享
发布于 2024-10-14 19:46 湖南
一面完直接二面吗?佬
点赞 回复 分享
发布于 2024-10-14 15:24 江苏
一面这么久
点赞 回复 分享
发布于 2024-10-14 17:11 浙江
羡慕啊,佬
点赞 回复 分享
发布于 2024-10-14 20:25 广西
那我凉了,今早一面完就没信了
点赞 回复 分享
发布于 2024-10-14 21:56 北京
佬这这么快,我是只有个主管面 没有一面,说通过就是HR面了,但现在还没消息,估计悬了
点赞 回复 分享
发布于 2024-10-15 12:22 安徽
不要签景嘉微,加班猛的离谱!加班龙虎榜就是他家的,而且裁应届
点赞 回复 分享
发布于 2024-10-16 08:53 湖南
佬,像二面遇到难题如何解决这种问题应该如何回答呀?
点赞 回复 分享
发布于 2024-10-16 14:33 北京
大佬,想问一下二面和三面隔了多久
点赞 回复 分享
发布于 2024-10-16 14:34 山东
我也是,上午一面结束,刚刚面完后面的
点赞 回复 分享
发布于 2024-10-16 16:06 广东
给offer了吗,我跟你一天面的现在还没意向
点赞 回复 分享
发布于 2024-10-18 14:52 陕西
签的是景嘉微?为啥给我的offer是诚拙微
点赞 回复 分享
发布于 2024-12-09 13:36 广东

相关推荐

🔥内推码:内推码:MXA4QC(最新内推码,免筛选直通笔试)🔥内推链接:点击此处跳转海康威视内推通道(内推后可通过邮件/官网查询进度,简历优先处理)✨笔试内容编程题(C语言):链表操作、数组排序等(中等难度)。FPGA基础:时序逻辑和组合逻辑的区别?跨时钟域处理方法(FIFO、握手协议等)。Verilog实现4位计数器(手撕代码)。简答题:FPGA开发流程、亚稳态成因及解决措施。✨技术一面(重点考察项目+基础)自我介绍(突出FPGA相关项目经验)。项目深挖:详细说明某个FPGA项目的设计架构、遇到的时序问题及解决方法。如何优化资源利用率?是否做过功耗分析?专业问题:FIFO深度计算(给出读写频率,手算公式)。状态机设计:两段式和三段式的区别。时序约束中 create_clock 和 generate_clock 的区别。手撕代码:用Verilog实现序列检测器(检测1011)。反问环节:团队主要方向、实习期培养计划。✨技术二面(综合能力+场景题)简历补充提问:项目中是否使用过AXI协议?具体应用场景?对FPGA开发中仿真验证的理解(UVM/VCS等工具)。场景题:设计一个图像采集系统(涉及CameraLink接口和DDR缓存)。如何解决多时钟域下的数据同步问题?开放问题:如果项目进度延迟,你会如何协调?对海康业务(如安防、智能硬件)的了解?✨HR面实习时长、到岗时间确认。个人职业规划,是否愿意长期发展。团队合作中遇到冲突如何解决?期望薪资(实习薪资一般固定,可回答“按公司标准”)。✨面试体验 & 建议准备重点:熟记FPGA基础知识(时序分析、跨时钟域、常用IP核)。项目经历需清晰表述技术细节和优化思路。刷《Verilog数字系统设计教程》和《FPGA原理与结构》相关例题。避坑提示:避免对简历中不熟悉的技术栈过度夸大。手撕代码需注意代码规范(如非阻塞赋值、低功耗设计)。内推优势:进度快且可跟进内推人查询结果,建议尽早投递!最新内推码/岗位咨询:可评论区留言,祝大家offer多多! 💪#内推# #应届# #实习# #海康威视# #FPGA#
点赞 评论 收藏
分享
评论
10
19
分享

创作者周榜

更多
牛客网
牛客企业服务