华为oc，timeline

`timescale 1ns/1ns module dajiang13( input [7:0] A, output [15:0] B ); //*************code***********// // assign B = A + (A << 1) + (A << 3) + (A << 4) + (A << 5) + (A << 6) + (A << 7); assign B = {A,{8{1'b0}}} - A - {A,{2{1'b0}}}; //***********...