2023-08-09 11:51 门头沟学院 FPGA工程师
关注
诺瓦星云西安fpga一面
1.谈谈你的项目
2.针对项目问细节（某个模块的作用、有没有遇到难题怎么解决、整个项目都有哪些时钟域）
3.跨时钟域传输数据的方法（多bit传输除了使用异步fifo还有什么方法）
4.谈谈建立时间和保持时间（怎么消除亚稳态）
5.FPGA的内部资源使用情况，有没有考虑过优化设计减少资源占用率
6.fpga引脚约束有没有做（这个难道不就是引脚连接吗，还能不做的？大神们解答一下）
2.针对项目问细节（某个模块的作用、有没有遇到难题怎么解决、整个项目都有哪些时钟域）
3.跨时钟域传输数据的方法（多bit传输除了使用异步fifo还有什么方法）
4.谈谈建立时间和保持时间（怎么消除亚稳态）
5.FPGA的内部资源使用情况，有没有考虑过优化设计减少资源占用率
6.fpga引脚约束有没有做（这个难道不就是引脚连接吗，还能不做的？大神们解答一下）
全部评论
幸运的卷王在提需求
河南大学 FPGA工程师
楼主，面试结果出了吗？诺瓦一共几面呢，转专业自学的不是很有信心，还是处女面，学的也不太好😣
_给个offer吧_
门头沟学院 集成电路IC设计
引脚约束难道是SDC？
牛客564872199号
北京邮电大学 IC验证工程师
多长时间
牛客406064494号
中国第一拖拖拉机集团有限公司拖拉机学院 集成电路IC设计
感谢🙏
Alyosha_Y
浙江大学 数字IC前端设计
老哥北京site吗？有手撕吗
又在摸鱼的猕猴桃很完美
门头沟学院 FPGA工程师
感谢老哥。
幸与不幸都有尽头
门头沟学院 FPGA工程师
感觉每个人问的都差不多啊
，引脚约束是指input和output delay？
，引脚约束是指input和output delay？ lzq-uestc
电子科技大学 集成电路IC设计
感觉还行，问得不算深
养花的铁锤
电子科技大学 数字IC前端设计
可以康康我司呀
相关推荐
SJTU_ZHY：我之前今年2月确诊的，就是焦虑症外加抑郁症，我经过整整三个月才慢慢走出来，我这都已经算算非常幸运的了。经过这一个经历，现在除非是那种真的能要我命的事情我才表现的很焦急，其他的都干**去吧，老子活了二十多年不是为了生下来遭罪的。
***ing 求职和论文
投递比亚迪等公司10个岗位 > 点赞 评论 收藏
分享
二本牛马：大佬又让我看见了希望
点赞 评论 收藏
分享
查看10道真题和解析