华为2026届实习硬件通用机考真题——时间：2025.04.16

单选题（26道）

1、在计算机内部，信息的传送、存储和处理是以（）形式进行的。

A.二进制码

B.BCD码

C.十六进制码

D.ASCII码

答案：A

解析：计算机内部采用二进制来表示和处理信息，因为二进制只有0和1两个数码，易于用电子元件实现，且运算规则简单，所以信息的传送、存储和处理是以二进制码形式进行的。BCD码主要用于表示十进制数，十六进制码常是为了方便书写和表示二进制数而采用，ASCII码是用于表示字符的编码，都不是计算机内部信息处理的基本形式。

2、流水线级数是影响处理器效率的重要因素，流水线级数越深，CPU执行效率越高。

A.正确

B.错误

答案：B

解析：虽然流水线级数增加在一定程度上可以提高CPU执行效率，因为它能使指令重叠执行，提高资源利用率，但流水线级数并非越深越好。当流水线级数过深时，会带来额外的开销，如增加硬件复杂度、延长指令执行的延迟、增加数据相关性处理的难度等，这些因素可能导致CPU执行效率下降，所以该说法错误。

3、以下常用EMC防护器件，说法正确的是：

1、压敏电阻MOV

2、瞬态电压抑制二极管TVS

3、气体放电管GDT

4、半导体放电管TSS

A.开关型器件：MOV、TVS；钳位型器件：GDT、TSS；

B.开关型器件：GDT、TSS；钳位型器件：MOV、TVS；

C.开关型器件：TVS、TSS；钳位型器件：GDT、MOV；

D.开关型器件：GDT、MOV；钳位型器件：TVS、TSS；

答案：B

解析：开关型器件是当浪涌电压超过一定值时，器件从高阻态变为低阻态，导通电流，将浪涌能量泄放掉，GDT（气体放电管）和TSS（半导体放电管）属于开关型器件。钳位型器件是当电压超过一定值时，将电压钳位在一个固定值，限制电压的进一步升高，MOV（压敏电阻）和TVS（瞬态电压抑制二极管）属于钳位型器件。

4、关于施密特触发器，哪一个不是其主要作用（）

A.脉冲整形

B.波形变换

C.提升输出

D.脉冲鉴幅

答案：C

解析：施密特触发器具有脉冲整形作用，能将不规则的脉冲信号整形成规则的矩形脉冲；可进行波形变换，比如将正弦波等非矩形波变换为矩形波；还能用于脉冲鉴幅，通过设置阈值来鉴别输入脉冲信号的幅度。而施密特触发器主要功能不包括提升输出，它主要是对信号的形态、幅度等进行处理和变换，不是用于提升输出信号的某种特性，所以选C。

5、对于AD模数转换器相关概念描述错误的是

A.ADC动态范围指其可以可靠测量的最大值和最小值的比率

B.在满摆幅输入范围确定的情况下，分辨率主要取决于ADC的位数

C.ADC线性度指标中INL表征整体的非线性度，DNL表征局部的非线性度

D.ADC的分辨率即代表其精确度

答案：D

解析：ADC的分辨率是指ADC能够分辨的最小模拟量变化，而精确度不仅与分辨率有关，还受其他因素如噪声、线性度等影响，所以分辨率不能完全代表其精确度；A选项，ADC动态范围确实是指可可靠测量的最大值和最小值的比率；B选项，在满摆幅输入范围确定时，ADC位数越多，分辨率越高；C选项，INL表征整体非线性度，DNL表征局部非线性度，描述正确。

6、使用示波器测量电源高频噪声时，如何操作是错误的?

A.测量芯片引出的bump测试点

B.测量多个周期后取vpp值

C.使用AC档测量

D.使用高阻探头测量，用探头的鳄鱼夹接地

答案：D

解析：使用示波器测量电源高频噪声时，不能使用探头的鳄鱼夹接地，因为鳄鱼夹接地线电感较大，在高频时会呈现较大的阻抗，导致接地不良，引入额外的干扰，影响测量准确性。而A选项测量芯片引出的bump测试点可获取相关信号；B选项测量多个周期后取vpp值能更准确反映噪声幅度；C选项使用AC档可滤除直流成分，专注于高频交流噪声测量，这三个选项的操作都是正确的。

7、以下I2C协议描述正确的是（）。

A.I2C是通过CS片选选择设备

B.12C信号线具有6个信号线

C.支持全双工通信

D.通过地址寻址方式通信

答案：D

解析：I2C通信是通过地址寻址方式来选择通信设备的，而不是通过CS片选，A错误；I2C只有两条信号线，分别是串行数据线SDA和串行时钟线SCL，B错误；I2C是半双工通信，不是全双工通信，C错误。所以正确答案是D。

8、PCB上的数字电路，在什么情况下我们将PCB布线看成传输线?（）(设Tr为信号上升时间，Tpd为PCB线上的信号传输时延)

A.Tpd>Tr/10

B.Tpd<Tr/4

C.Tpd<Tr/10

D.Tpd>Tr/4

答案：D

解析：当PCB布线的信号传输时延Tpd大于信号上升时间Tr的1/4时，布线需视为传输线。此时信号反射、时序误差等问题显著，需采用高速布线方法（如阻抗匹配）以避免信号完整性问题。

9、智能设备时期，功耗/续航是各大设备厂商越来越重视的一个指标，关于优化轻载效率的关键措施说法错误的是（）

A.降低开关频率

B.减低输入电压

C.对于多系统或多模块系统，在轻载时可以关闭部分电路模块

D.系统高频运转

答案：D

解析：系统高频运转会使设备功率消耗增加，不利于优化轻载效率。而降低开关频率可减少开关损耗，降低输入电压能减少功率消耗，对于多系统或多模块系统，轻载时关闭部分电路模块可避免不必要的能耗，这些都是优化轻载效率的关键措施，A、B、C选项说法正确。

10、关于减小电源噪声描述正确的是（）

A.减小电源噪声可以从负载、PDN设计和电源响应总体进行改善

B.只要把PDN降的足够低一定可以减小电源噪声

C.晶片上的电容反应速度最快，为了减小电源噪声，要尽量加大晶片上电容量

D.电容的滤波效果和自身的寄生电感相关，和贴装的方式无关

答案：A

解析：减小电源噪声确实可从负载、PDN设计和电源响应等方面总体进行改善；B选项，只降低PDN不一定能完全减小电源噪声，还有其他因素影响；C选项，晶片上电容虽反应速度快，但不能无限制加大电容量，要综合考虑成本、空间等因素；D选项，电容滤波效果不仅和自身寄生电感相关，贴装方式也会影响其性能，比如会影响寄生参数等，所以该选项错误。

11、针对电子器件的供电电源滤波描述正确的是（）

A.滤除开关电源产生的噪声

B.滤除信号谐波

C.滤除外界耦合的EMI噪声

D.滤除信号回勾

答案：A

解析：电源滤波器通过低通滤波特性抑制高频噪声，主要针对开关电源产生的高频开关噪声（如PWM调制产生的方波噪声）进行滤除。

B错误：信号谐波主要由信号源本身特性决定，需通过信号处理电路抑制而非电源滤波器；C错误：电源滤波器虽能抑制部分外界EMI噪声，但其核心目标是消除电源内部产生的噪声（如开关噪声），外界EMI需通过屏蔽、共模电感等综合措施解决；

D错误：信号回勾属于信号完整性问题，与电源滤波无关。

12、片式电阻表面丝印为1003，该器件阻抗是

A.100KΩ

B.1003Ω

C.1MQ

D.10KΩ

答案：A

解析：片式电阻表面丝印的数字表示其阻值，前三位表示有效数字，第四位表示0的个数。丝印为1003，则表示100后面有3个0，即100000Ω，也就是100KΩ。

13、如下放大电路中哪一个电流增益最小：

A.共集放大电路

B.不能确定

C.共基放大电路

D.共射放大电路

答案：C

解析：共基放大电路的电流增益近似等于1，通常小于共集放大电路（电流增益大于1）和共射放大电路（电流增益较大），所以共基放大电路电流增益最小，能确定，故答案选C。

14、LDO线性稳压电路的损耗如何计算?（）

A.最大输出电流*(最大输入电压-输出电压)

B.最大输出电流*最大输出电压

C.最大输出电流*最大输入电压

D.最大输出电流*芯片规格中的最大drop电压

答案：A

解析：LDO损耗计算公式为输入电压与输出电压的压差乘以最大输出电流，即PD=(VINMAX-VOUTMIN)×ILMAX。选项A正确反映了该公式，其中最大输入电压与输出电压的差值（压差）乘以最大负载电流即为最大损耗。B错误：仅考虑输出电压与电流的乘积，未包含输入电压与输出的压差；C错误：直接使用最大输入电压与电流的乘积，未体现压差特性；D错误：芯片规格中的最大drop电压（压差）需与输入电压共同作用才能计算实际损耗，单独使用压差无法得出结果。

15、信号输出产生毛刺的原因主要是

A.阻抗不匹配

B.串扰

C.数字逻辑的竞争冒险

D.双向IO管脚输入输出状态切换

答案：C

解析：数字逻辑的竞争冒险是信号输出产生毛刺的主要原因，当逻辑门的输入信号经过不同路径传输到达输出端时，由于路径延迟不同会导致信号到达时间有差异，从而产生瞬间的错误输出即毛刺。A选项阻抗不匹配主要会导致信号反射、传输损耗等问题；B选项串扰是指相邻信号之间的相互干扰，主要影响信号的完整性但不是产生毛刺的主要原因；D选项双向IO管脚输入输出状态切换一般不会直接导致信号输出产生毛刺，通常可以通过合理的设计和控制来避免相关问题。

16、电源电路中，数字控制器与模拟控制器相比，最大的缺点在于（）

A.引入截断误差，导致输出精度变差

B.以上都对

C.引入量化误差，导致采样精度变差

D.引入采样延迟，导致控制器实时性变差

答案：D

解析：数字控制器需要对模拟信号进行采样和量化等处理，这会引入采样延迟，相比模拟控制器，其在实时性方面较差。虽然数字控制器存在量化误差等问题，但这并不一定会导致输出精度和采样精度变差，通过合理的设计和算法可以在一定程度上弥补。而采样延迟是数字控制器相对模拟控制器在本质上更突出的缺点，所以选D，不选ABC，故答案为D。

17、NANDFlash相比NORFlash有以下哪些优点

A.可靠性高

B.擦除/写入速度慢，读速度快

C.可擦写次数少

D.集成度高，单位容量价格低

答案：D

解析：NANDFlash采用高密度存储单元结构，制造工艺更简单，单位容量成本显著低于NORFlash。其擦除/写入速度远快于NORFlash（擦除时间以ms级vsNOR的秒级），但存在坏块敏感、需EDC/ECC校验等可靠性问题。选项A错误，NORFlash因结构简单更可靠；选项B错误，NAND读速度通常慢于NOR；选项C错误，NAND可擦写次数（百万次级）远高于NOR（十万次级）。

18、N型半导体可能是在本征半导体中加入下列____物质而形成的。

A.磷(P)

B.锗

C.空穴

D.硼(B)

答案：A

解析：N型半导体是在本征半导体中加入五价杂质元素形成的，磷（P）是五价杂质元素，其最外层有5个电子，在与硅或锗等四价本征半导体组成晶体时，会多余一个电子，容易形成自由电子，使半导体主要靠电子导电，形成N型半导体；锗是本征半导体材料，不是杂质；空穴是一种载流子，不是形成N型半导体的物质；硼（B）是三价杂质元素，用于形成P型半导体。所以选A。

19、对于二极管来说，下列说法错误的是____

A.二极管具有开关等功能

B.二极管具有钳位功能

C.二极管具有单向导电性

D.二极管同样具有放大作用

答案：D

解析：二极管核心功能为单向导电性（C正确），通过PN结实现电流方向控制，可作开关（A正确）或钳位（B正确）。但二极管不具备放大作用，其非线性特性与三极管等放大器件有本质区别，放大功能需依赖晶体管等元件实现。

20、已知5MHz晶振输出的频率与标称频率偏差了0.5ppm，4倍频后输出的频率与标称频率偏差是多少?（）

A.0.2ppm

B.0.125ppm

C.2ppm

D.0.5ppm

答案：C

解析：频率偏差（ppm）是相对标称频率的百万分之一单位。若原始频率偏差为0.5ppm，倍频后偏差会按倍频倍数线性放大。4倍频后偏差为0.5ppm×4=2ppm，与标称频率的绝对偏差值无关，仅与倍数相关。

21、下面有关单板电源布局布线的原则，不正确的为（）

A.高频信号与低频信号分开；高频元器件的间隔要充分

B.总的电源连线尽可能短，关键信号线长一点没关系

C.模拟信号与数字信号分开

D.高电压大电流信号与小电流低电压的弱信号分开

答案：B

解析：在单板电源布局布线中，总的电源连线应尽可能短，关键信号线也应尽可能短，以减少信号的传输延迟、损耗和干扰等，而不是长一点没关系，所以B选项错误。A选项，高频信号与低频信号分开、高频元器件间隔充分可减少相互干扰；C选项，模拟信号与数字信号分开是为防止数字信号对模拟信号产生干扰；D选项，高电压大电流信号与小电流低电压弱信号分开可避免强信号对弱信号造成干扰。

22、降低电源噪声电压，除了优化PDN阻抗之外，以下降低噪声电流的方式正确的是（）

A.多个core错开同时进入高负载模式

B.多个CORE同时是睡眠或唤醒

C.多个core同时进入轻载或重载

D.多个模块的频率快速升高或降低

答案：A

解析：多个core错开同时进入高负载模式，可以避免电流在同一时刻出现较大的尖峰，从而降低噪声电流；B选项多个CORE同时睡眠或唤醒会导致电流瞬间变化大，增加噪声电流；C选项多个core同时进入轻载或重载也会使电流出现较大波动，不利于降低噪声电流；D选项多个模块频率快速升高或降低会使电流变化剧烈，增大噪声电流。

23、下列哪些措施不能降低电源输入端口的防雷电感耦合到的后端电源的近场噪声幅度?（）

A.降低电源幅值

B.加大防雷电感与电源砖之间的距离。

C.电源砖抖频自身降噪。

D.电源区与防护滤波区分腔屏蔽。

答案：A

解析：降低电源幅值主要影响的是电源的输出功率和电压大小等，与降低电源输入端口防雷电感耦合到后端电源的近场噪声幅度无关；加大防雷电感与电源砖之间的距离，可减少磁场耦合，降低噪声幅度；电源砖抖频自身降噪能改变电源的工作频率，减少特定频率下的噪声耦合；电源区与防护滤波区分腔屏蔽可以有效阻止电磁干扰传播，降低近场噪声幅度。所以答案选A。

24、时钟电路抖动的定义是

A.相位偏移

B.时钟频率偏离的最大幅度

C.两个时钟周期之间存在的差值

答案：C

解析：时钟抖动是指两个时钟周期之间存在的差值，它是一个关于时间的变化量。A选项相位偏移一般对应时钟的相位变化概念并非抖动；B选项时钟频率偏离的最大幅度更多指的是频率偏差相关概念，不是抖动定义。

25、为了实现数据总线的双向传送，必须采（）来控制数据流向

A.与门

B.或门

C.OD门

D.三态门

答案：D

解析：三态门具有三种输出状态，即高电平、低电平、高阻态，通过控制端可以控制其输出状态，能方便地实现数据总线的双向传送，使总线上的数据可以在不同时刻向不同方向传输。而与门、或门是基本逻辑门，主要实现逻辑运算，不能控制数据流向；OD门即集电极开路门，主要用于实现线与等功能，一般不用于控制数据总线的双向传送。

26、某计算机字长64位，存储容量是4MB，按字编址，它的寻址范围是

A.4M

B.512K

C.2M

D.1M

答案：B

解析：①计算步骤：

存储容量转换：4MB=4×1024×1024字节。

按字编址：字长64位（8字节），每个地址对应8字节。

寻址范围：4MB/8B=524,288字=512K字。

②关键点：

按字编址时，寻址范围由存储容量除以字长决定，与地址总线位数无关。

选项B的512K对应计算结果，其他选项均不符合

多选题（10道）

27、选择有源晶振时，需要考虑哪些指标

A.占空比

B.抖动

C.频率稳定度

D.延迟

答案：ABC

解析：占空比影响信号的正负电平时间比例，对数字电路等工作有影响；抖动会影响信号的稳定性和准确性，尤其在高速电路中很关键；频率稳定度决定了晶振输出频率的精确性和稳定性，是重要指标。而延迟通常不是选择有源晶振时主要考虑的指标，它更多与信号传输路径等因素相关，而非晶振本身特性。所以答案是ABC。

28、关于IO上电时序以及逻辑，以下正确的是

A.不仅要考虑上电时序，下电也有一定的时序要求

B.两个不同器件的IO对接，需要明确器件的上电先后关系。

C.AVDD电源与DVDD电源如果要求相同电压情况下，可以不考虑时序

D.两个不同器件的IO对接，不需要考虑器件之间的上电时序

答案：AB

解析：A选项，IO在上电和下电时都可能会对电路产生影响，比如产生瞬间的电流冲击等，所以下电也有时序要求，A正确；B选项，不同器件的IO对接，其内部电路结构和工作原理不同，如果上电先后关系错误，可能导致信号传输异常、器件损坏等问题，所以需要明确，B正确；C选项，即使AVDD电源与DVDD电源电压相同，也可能由于其给不同类型的电路供电（模拟和数字），存在干扰等问题，仍需考虑时序，C错误；D选项，与B选项解析相反，两个不同器件的IO对接需要考虑器件之间的上电时序，D错误。

29、以下关于CMOS电路的说法，正确的是?

A.在CMOS电路的输入端接有大电容时，应在输入端和电容之间接入保护电阻

B.COMS电路是电压控制器件

C.输入或输出电压(I/O的信号)低于VDD电压，可以杜绝CMOS电路闩锁效应

D.CMOS电路，对于不使用的输入端不应悬空

答案：ABD

解析：A选项，在CMOS电路输入端接大电容时，接入保护电阻可防止大电流冲击，保护电路，该说法正确。B选项，CMOS电路是电压控制器件，通过输入电压控制输出状态，说法正确。C选项，输入或输出电压低于VDD电压不能完全杜绝CMOS电路闩锁效应，还与其他因素有关，该说法错误。D选项，CMOS电路不使用的输入端悬空易受干扰，应根据需要接高电平或低电平，该说法正确。

30、在选择晶振和时钟驱动器件时，需要考虑以下哪些因素

A.上升、下降时间

B.时钟频率

C.时钟的占空比

D.时钟的抖动程度

答案：ABCD

解析：A选项，上升、下降时间会影响信号的稳定性和准确性，若上升、下降时间不合适，可能导致信号畸变等问题。B选项，时钟频率是关键因素，必须与系统要求相匹配，不同的硬件系统需要特定频率的时钟来驱动。C选项，占空比会影响信号的平均电平及相关电路的工作状态，不合适的占空比可能使电路无法正常工作。D选项，时钟抖动程度会影响系统的稳定性和可靠性，抖动过大会导致数据传输错误等问题。所以ABCD都是选择晶振和时钟驱动器件时需要考虑的因素。

31、关于高频、低频磁场屏蔽措施，以下说法正确的是

A.高频磁场屏蔽常用高磁导率的铁磁材料，如铁、硅钢片坡莫合金。其屏蔽原理是利用铁磁材料的高磁导率对干扰磁场进行分路。

B.低频磁场屏蔽采用低电阻率的良导体材料，如铜、铝等。其屏蔽原理是利用电磁感应现象在屏蔽体表面所产生的涡流的反磁场来达到屏蔽的目的。

C.高频磁场屏蔽采用低电阻率的良导体材料，如铜、铝等。其屏蔽原理是利用电磁感应现象在屏蔽体表面所产生的涡流的反磁场来达到屏蔽的目的

D.低频磁场屏蔽常用高磁导率的铁磁材料，如铁、硅钢片坡莫合金。其屏蔽原理是利用铁磁材料的高磁导率对干扰磁场进行分路

答案：CD

解析：低频磁场屏蔽常用高磁导率的铁磁材料，如铁、硅钢片、坡莫合金等，其原理是利用铁磁材料的高磁导率对干扰磁场进行分路，D正确；高频磁场屏蔽采用低电阻率的良导体材料，如铜、铝等，原理是利用电磁感应现象在屏蔽体表面所产生的涡流的反磁场来达到屏蔽的目的，C正确。A中高频磁场屏蔽说法错误，应采用低电阻率良导体材料；B中低频磁场屏蔽说法错误，应采用高磁导率铁磁材料。

32、对于钟控RS触发器,若要求其输出“0”状态不变,则输入的RS信号可以是

A.RS=01

B.RS=00

C.RS=11

D.RS=10

答案：BD

解析：B正确：当RS=00时，钟控RS触发器处于保持状态，输出Q保持原态不变（若原态为0则保持0）。

D正确：当RS=10时，钟控RS触发器执行置0操作，输出Q被强制置为0，因此0状态保持不变。

A错误：RS=01时触发器置1，输出Q变为1，破坏原0状态。

C错误：RS=11为禁止态，输出状态不确定，无法保证0状态维持。

33、关于SRAM和DRAM，以下说法正确的是

A.DRAM利用MOS电容存储电荷来保存信息，使用时需不断给电容充电才能使信息保持；

B.SRAM利用MOS电容存储电荷来保存信息，使用时需不断给电容充电才能使信息保持；

C.DRAM利用双稳态触发器来保存信息，只要不断电，信息不会丢失；

D.SRAM利用双稳态触发器来保存信息，只要不断电，信息不会丢失；

答案：AD

解析：DRAM是利用MOS电容存储电荷来保存信息，由于电容会漏电，所以使用时需不断给电容充电才能使信息保持，A正确，B错误；SRAM利用双稳态触发器来保存信息，只要不断电，信息不会丢失，C错误，D正确。

34、在数字电路设计中，关于建立时间和保持时间说法正确的有

A.建立时间(Tsu)是指在触发器的时钟信号沿到来以前，数据需要稳定的最小时间

B.Tsu，Th是器件的固有属性，即设计中不可改变

C.保持时间Th是指在触发器的时钟信号沿到来以后，数据需要稳定不变的时间

D.保持时间Th值必须大于0

答案：ABCD

解析：A正确：建立时间(Tsu)定义为时钟沿到来前数据需保持稳定的最小时间，确保触发器正确采样。

B正确：Tsu和Th是触发器的固有属性，由器件内部结构决定，设计中不可修改。

C正确：保持时间(Th)要求时钟沿后数据维持稳定，防止触发器进入亚稳态。

D正确：Th必须大于0，否则数据在时钟沿后可能未稳定即被采样，导致逻辑错误。

35、开关电源设计中，DC-DC转换器的控制技术有（）

A.功率控制模式

B.电压控制模式

C.负载控制方式

D.电流控制模式

答案：BD

解析：在开关电源设计中，DC-DC转换器的控制技术主要有电压控制模式和电流控制模式。电压控制模式是通过检测输出电压并与参考电压进行比较，来调节占空比以稳定输出电压。电流控制模式则是在电压控制模式的基础上，增加了对电感电流的检测和控制，它可以更好地应对负载变化和提高系统的稳定性与动态响应性能。而功率控制模式一般不是DC-DC转换器的基本控制技术，负载控制方式也不属于DC-DC转换器典型的控制技术分类，所以本题选BD。

36、下面哪些问题属于信号完整性问题?（）

A.信号存在振铃

B.信号存在串扰毛刺

C.时钟边沿有回沟

D.信号频率超标

答案：ABC

解析：信号完整性是指信号在传输过程中保持其原有特性的能力。信号存在振铃，是由于信号在传输线上的反射等原因引起，会影响信号质量，属于信号完整性问题；信号存在串扰毛刺，是由于相邻信号之间的电磁干扰导致，会对信号的准确性产生影响，属于信号完整性问题；时钟边沿有回沟，通常是由于电源噪声、布线等问题导致时钟信号的边沿出现异常，会影响时钟信号的稳定性和准确性，属于信号完整性问题。而信号频率超标，一般是指信号的频率超出了系统规定的范围，这主要涉及到系统的频率规划和设计要求等方面，不属于信号完整性问题本身所关注的范畴，信号完整性主要关注信号的波形、时序、干扰等方面的问题。

判断题（4道）

37、高阻态指的是电路的一种输出状态，既不是高电平也不是低电平。

正确

错误

答案：正确

解析：高阻态是电路的一种特殊输出状态，在这种状态下，电路的输出端相当于开路，其电平既不呈现高电平也不呈现低电平，对外电路而言，呈现出高阻抗的特性，所以该说法正确。

38、对于常用开关电源、通常可通过提高开关频率f，来降低功率管损耗：

正确

错误

答案：错误

解析：在常用开关电源中，提高开关频率f会使功率管的开关损耗增加，而不是降低。因为开关频率越高，功率管每秒内的开关次数就越多，每次开关过程中都会有能量损耗，包括开通损耗和关断损耗等。虽然提高开关频率可以使电源的体积减小、滤波元件的尺寸减小等，但会带来功率管损耗增大的问题。所以题干说法错误。

39、CMOS器件输入信号通常不能悬空使用

正确

错误

答案：正确

解析：CMOS器件输入信号通常不能悬空使用，因为CMOS器件的输入阻抗很高，若输入引脚悬空，容易受到外界干扰信号的影响，导致输入电平不稳定，进而使电路产生误动作或逻辑错误，还可能会使器件功耗增大甚至损坏器件，所以该说法正确。

40、时钟抖动参数会直接影响业务采样的正确率

正确

错误

答案：正确

解析：时钟抖动是指时钟信号的周期或相位出现不稳定的变化。在硬件系统中，尤其是涉及到数据采样和传输的单板开发等场景，时钟信号用于同步各个模块的操作。如果时钟抖动过大，会导致数据采样时刻出现偏差，使得接收端不能准确地在数据稳定的时刻进行采样，从而直接影响业务采样的正确率，可能导致数据错误、丢失或系统性能下降等问题。所以时钟抖动参数会直接影响业务采样的正确率。