数字IC后端面经题目汇总

·  顶层和子模块的接口时序应该如何做?Timing budget应该如何做?

·  什么是时钟树综合?为什么要做时钟树综合?

·  衡量时钟树质量的指标有哪些?

·  什么是Clock Skew? 什么是Postive Clock Skew和Negative Clock Skew?

·  Clock Skew是如何影响Timing的?

·  什么是Clock Network Latency? 什么是Source Clock Latency?

·  常见的clock tree sink type有哪些?

·  如何做短某些Sink点的clock tree?

·  时钟树默认的终点stop pin有哪些?

·  如何让普通buffer的输入端成为clock tree的sink点?

·  Clock Tree长度是越长越好还是越短越好?为什么?

#数字IC后端工程师#
全部评论

相关推荐

11-06 10:58
已编辑
门头沟学院 嵌入式工程师
双非25想找富婆不想打工:哦,这该死的伦敦腔,我敢打赌,你简直是个天才,如果我有offer的话,我一定用offer狠狠的打在你的脸上
点赞 评论 收藏
分享
点赞 评论 收藏
分享
评论
1
3
分享
牛客网
牛客企业服务