FPGA数字IC笔试面试016—低功耗设计/静态/动态功耗

功耗 = 静态功耗 + 动态功耗

= 静态功耗 + 转换功耗 + 短路功耗

FPGA探索者

FPGA/数字IC笔试面试，无线通信物理层及数字信号处理。

静态功耗

P_static = V*I_leak，和 电压、漏电流 有关，而漏电流和工艺有关；

电压角度 V：

（1）降低工作电压；

（2）多电压域；

（3）动态电压缩放DVS技术（处理器在不同工作模式下使用不同电压）；

（4）电源关断技术，power-gating；

电流角度 I_leak（漏电流）：

（1）使用HVT高阈值晶体管，漏电流小；

动态功耗

P_dynamic= k*C*V*V*f + m*V*I_sc，和 电压、负载电容、工作时钟频率、信号翻转率、短路电流有关；

电压角度：

（1）降低工作电压；

（2）多电压域；

（3）动态电压缩放DVS技术（处理器在不同工作模式下使用不同电压）；

（4）电源关断技术，power-gating；

负载电容角度：与工艺有关

（1）按比例缩小集成度，降低器件电容；

（2）多芯片系统中，可以考虑多芯片封装，减低接口间电容；

（3）合理的布局布线；

工作时钟频率角度：

（1）降低工作频率；

（2）多时钟域；

（3）门控时钟，clock gating；

数据翻转率角度：

（1）使用格雷码等状态翻转比较少的编码；

（2）数据不操作说，保持上次的值，而不是强制置0或者置1；