硬件/fpga逻辑岗实习

海康威视

4.27号投的简历
一志愿投的数字集成电路,在简历复筛的时候挂了(可能和我中途在官网上调志愿有关,也有可能是简历不符合要求吧)
现在启动的是二志愿 fpga 显示简历复筛。。。待续

华为

4.27投的上合实习生招聘   fpga岗位
4.28号  收到笔试通知
4.29笔试
笔试40道单选  一题2分   ,5道不定选  一题4分  ,共100分,   60分为及格分
4.30号收到华为性格测试
5.9 收到华为专业面试通知邮件
5.12号上午专业面试
上来先自我介绍,然后问我会什么 我说数电和verilog。。。然后就就手撕代码(可能我简历里面和fpga相关的项目没有就没有问了,全程一直没有问过项目)
给的是一个状态转移图,要求用状态机的方法写出代码(限时30分钟)。这个我之前有看过 ,所以就写好了。最后面试官检查的时候,指出了2个小错误。问题不大。


module dec(
  input clk,
  input rst_n,
  input Go,Ws,
  output result

);

  reg [3:0] curr_st;
  reg [3:0] next_st;
 
parameter S_IDLE = 4'b0001;  
parameter S_READ = 4'b0010; 
parameter S_DELAY = 4'b0100; 
parameter S_DONE = 4'b1000; 

always @(posedge clk or negedge rst_n)begin
    if(!rst_n)begin
      curr_st <= S_IDLE ;
     end
    else begin
      curr_st <= next_st;
         end
    end
 always @(*)begin
 if(!rst_n)begin
  next_st = 4'b0000;
   end
 else begin
 case (curr_st)
   S_IDLE :if(Go) next_st = S_READ ;
           else   next_st = S_IDLE ;
   S_READ :  next_st =S_DELAY ;
            
   S_DELAY:if(!Ws) next_st = S_DONE ;
            else   next_st = S_READ ;
   S_DONE :  next_st = S_IDLE ;
  default:  next_st = S_IDLE ;
endcase
end 
end

always @(posedge clk or negedge rst_n)begin
    if(!rst_n)begin
       result <= 1'0;
    end
    else begin 
    case(curr_st ==S_DONE  )
   result <= 1'b1;
  endcase
end
end
end 
endmodule
  


然后让我搭一个半加器电路。并问我为什么这么搭,并写出来真值表。
后面就问有没有学过和数电相关的课程,我说本科的时候学过,硕士学的偏通信。然后问我什么叫hdm5(忘了,好像是叫这个词来着)编码。。问我哪个学的好,我说数字图像处理。就问我什么叫图像梯度。。。然后看我简历上有正在做的用fpga加速yolo网络,然后就问我yolo有哪些层,处理的流程,和其他网络(比如faster-RCNN)有什么区别。然后问了下什么叫阻塞赋值非阻塞赋值,刚才写的代码为什么有的写阻塞赋值有的写非阻塞赋值。最后问了下我为什么不选深度学习方向,,,,问我实习的话想要学到些什么。。。全过程1个小时。。
5.12中午在官网上查到专业面试过了(效率还是蛮高的)
5.14下午收到15号面试通知
5.15主管面试
主管和蔼可亲,全程笑眯眯。
首先自我介绍,聊聊人生啥的,放松正常发挥就可以了。
问了现在有没有开学
问了我现在的专业以及学校学了哪些课程
问了项目,遇到的最大困难,怎么解决的
问了从本科到现在对你影响最大的事
从本科到现在一直坚持的事
业余时间干什么
怎么了解华为的
中途问我是不是紧张
最后自己有没有想问的。
全程20分钟左右~


未完待续。。。。










#fpga岗面经##海康威视##华为##实习##面经##硬件开发工程师#
全部评论
坐等更新。现在能在牛客上看到个硬件的真是太不容易了。
5 回复 分享
发布于 2020-05-13 12:42
除了牛客,咱硬件还有没有啥讨论区,太难了
2 回复 分享
发布于 2020-05-15 13:04
老哥投的是海思嘛
点赞 回复 分享
发布于 2021-03-18 18:47

相关推荐

🔥内推码:内推码:MXA4QC(最新内推码,免筛选直通笔试)🔥内推链接:点击此处跳转海康威视内推通道(内推后可通过邮件/官网查询进度,简历优先处理)✨笔试内容编程题(C语言):链表操作、数组排序等(中等难度)。FPGA基础:时序逻辑和组合逻辑的区别?跨时钟域处理方法(FIFO、握手协议等)。Verilog实现4位计数器(手撕代码)。简答题:FPGA开发流程、亚稳态成因及解决措施。✨技术一面(重点考察项目+基础)自我介绍(突出FPGA相关项目经验)。项目深挖:详细说明某个FPGA项目的设计架构、遇到的时序问题及解决方法。如何优化资源利用率?是否做过功耗分析?专业问题:FIFO深度计算(给出读写频率,手算公式)。状态机设计:两段式和三段式的区别。时序约束中&nbsp;create_clock&nbsp;和&nbsp;generate_clock&nbsp;的区别。手撕代码:用Verilog实现序列检测器(检测1011)。反问环节:团队主要方向、实习期培养计划。✨技术二面(综合能力+场景题)简历补充提问:项目中是否使用过AXI协议?具体应用场景?对FPGA开发中仿真验证的理解(UVM/VCS等工具)。场景题:设计一个图像采集系统(涉及CameraLink接口和DDR缓存)。如何解决多时钟域下的数据同步问题?开放问题:如果项目进度延迟,你会如何协调?对海康业务(如安防、智能硬件)的了解?✨HR面实习时长、到岗时间确认。个人职业规划,是否愿意长期发展。团队合作中遇到冲突如何解决?期望薪资(实习薪资一般固定,可回答“按公司标准”)。✨面试体验&nbsp;&amp;amp;amp;&nbsp;建议准备重点:熟记FPGA基础知识(时序分析、跨时钟域、常用IP核)。项目经历需清晰表述技术细节和优化思路。刷《Verilog数字系统设计教程》和《FPGA原理与结构》相关例题。避坑提示:避免对简历中不熟悉的技术栈过度夸大。手撕代码需注意代码规范(如非阻塞赋值、低功耗设计)。内推优势:进度快且可跟进内推人查询结果,建议尽早投递!最新内推码/岗位咨询:可评论区留言,祝大家offer多多!&nbsp;💪#内推# #应届# #实习# #海康威视# #FPGA#
点赞 评论 收藏
分享
评论
16
162
分享

创作者周榜

更多
牛客网
牛客企业服务