题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL24 |
边沿检测
|
2022-08-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL23 |
ROM的简单实现
|
2022-08-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL3 |
奇偶校验
|
2022-08-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL2 |
异步复位的串联T触发器
|
2022-08-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL1 |
四选一多路器
|
2022-08-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL1 |
四选一多路器
|
2022-08-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL3 |
奇偶校验
|
2022-07-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL2 |
异步复位的串联T触发器
|
2022-07-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL2 |
异步复位的串联T触发器
|
2022-07-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL1 |
四选一多路器
|
2022-07-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL1 |
四选一多路器
|
2022-07-20
|
答案正确
| < 1ms | 0K | Verilog | |
VL18 |
实现3-8译码器①
|
2022-07-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL18 |
实现3-8译码器①
|
2022-07-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL15 |
优先编码器Ⅰ
|
2022-07-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL13 |
优先编码器电路①
|
2022-07-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL12 |
4bit超前进位加法器电路
|
2022-07-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL11 |
4位数值比较器电路
|
2022-07-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL11 |
4位数值比较器电路
|
2022-07-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL10 |
使用函数实现数据大小端转换
|
2022-07-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL10 |
使用函数实现数据大小端转换
|
2022-07-19
|
答案正确
| < 1ms | 0K | Verilog |
关注他的用户也关注了: