题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL12 |
信号顺序调整
|
2023-06-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL2 |
wire连线
|
2023-06-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL1 |
输出1
|
2023-06-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL11 |
多位信号
|
2023-06-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL11 |
多位信号
|
2023-06-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL10 |
逻辑运算2
|
2023-06-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL9 |
模拟逻辑芯片
|
2023-06-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL8 |
逻辑运算
|
2023-06-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL7 |
XOR 门
|
2023-06-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL6 |
NOR 门
|
2023-06-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL5 |
与门
|
2023-06-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL4 |
反相器
|
2023-06-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL3 |
多wire连接
|
2023-06-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL2 |
wire连线
|
2023-06-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL1 |
输出1
|
2023-06-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL2 |
异步复位的串联T触发器
|
2023-04-14
|
答案正确
| < 1ms | 0K | Verilog | |
VL2 |
异步复位的串联T触发器
|
2023-04-14
|
答案正确
| < 1ms | 0K | Verilog | |
VL1 |
四选一多路器
|
2023-04-14
|
答案正确
| < 1ms | 0K | Verilog |
关注他的用户也关注了: