题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL40 |
占空比50%的奇数分频
|
2023-04-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL37 |
时钟分频(偶数)
|
2023-04-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL37 |
时钟分频(偶数)
|
2023-04-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL35 |
状态机-非重叠的序列检测
|
2023-04-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL23 |
ROM的简单实现
|
2023-04-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL22 |
根据状态转移图实现时序电路
|
2023-04-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL24 |
边沿检测
|
2023-04-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL34 |
整数倍数据位宽转换8to16
|
2023-04-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL33 |
非整数倍数据位宽转换8to12
|
2023-04-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL32 |
非整数倍数据位宽转换24to128
|
2023-04-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL32 |
非整数倍数据位宽转换24to128
|
2023-04-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL29 |
信号发生器
|
2023-04-20
|
答案正确
| < 1ms | 0K | Verilog | |
VL15 |
优先编码器Ⅰ
|
2022-10-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL14 |
用优先编码器①实现键盘编码电路
|
2022-10-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL13 |
优先编码器电路①
|
2022-10-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL12 |
4bit超前进位加法器电路
|
2022-10-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL11 |
4位数值比较器电路
|
2022-10-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL11 |
4位数值比较器电路
|
2022-10-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL11 |
4位数值比较器电路
|
2022-10-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL10 |
使用函数实现数据大小端转换
|
2022-10-21
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: