数字ic_ropz level
获赞
0
粉丝
0
关注
4
看过 TA
25
北京邮电大学
2024
数字IC前端设计
IP属地:北京
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL60
使用握手信号实现跨时钟域数据传输
2023-03-05
答案正确
< 1ms
0K
Verilog
VL59
根据RTL图编写Verilog程序
2023-03-05
答案正确
< 1ms
0K
Verilog
VL68
同步FIFO
2023-03-05
答案正确
< 1ms
0K
Verilog
VL67
十六进制计数器
2023-03-05
答案正确
< 1ms
0K
Verilog
VL66
超前进位加法器
2023-03-03
答案正确
< 1ms
0K
Verilog
VL65
状态机与时钟分频
2023-03-03
答案正确
< 1ms
0K
Verilog
VL64
时钟切换
2023-03-02
答案正确
< 1ms
0K
Verilog
VL63
并串转换
2023-03-02
答案正确
< 1ms
0K
Verilog
VL45
异步FIFO
2023-03-02
答案正确
< 1ms
0K
Verilog
VL40
占空比50%的奇数分频
2023-03-02
答案正确
< 1ms
0K
Verilog
VL37
时钟分频(偶数)
2023-03-02
答案正确
< 1ms
0K
Verilog
VL32
非整数倍数据位宽转换24to128
2023-03-02
答案正确
< 1ms
0K
Verilog
VL54
RAM的简单实现
2023-02-24
答案正确
< 1ms
0K
Verilog
VL53
单端口RAM
2023-02-24
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2023-02-09
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2022-11-24
答案正确
< 1ms
0K
Verilog
VL29
信号发生器
2022-11-24
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2022-11-24
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2022-11-23
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2022-11-23
答案正确
< 1ms
0K
Verilog
关注他的用户也关注了:
牛客网
牛客企业服务