starkvei - 个人主页动态 - 牛客网

发布(5) 刷题

04-01 11:09

电子科技大学集成电路IC设计

题解 | #超前进位加法器#

`timescale 1ns/1ns //g = a&b,p = a^b,ci = gi-1 i ci-1 & pi-1 module huawei8//四位超前进位加法器 ( input wire [3:0]A, input wire [3:0]B, output wire [4:0]OUT ); //*************code***********// wire [4:1] c_i; wire[4:0] co; wire [3:0] sum; wire [3:0] g; wire [3:0] p; assign co = {c_i,1'b0}; genvar...

0 点赞评论收藏

分享

03-27 11:25

电子科技大学集成电路IC设计

题解 | #时钟切换#

`timescale 1ns/1ns module huawei6( input wire clk0 , input wire clk1 , input wire rst , input wire sel , output wire clk_out ); //*************code***********// reg sel_clk0; reg sel_clk1; wire sel_clk0_n; wire sel_clk1_n; wire sel_clk0_in; wire sel_clk1_in; wire sel_clk1_out; wire sel_clk0...

0 点赞评论收藏

分享

03-26 16:01

电子科技大学集成电路IC设计

题解 | #并串转换#

`timescale 1ns/1ns module huawei5( input wire clk , input wire rst , input wire [3:0]d , output reg valid_in , output reg dout ); //*************code***********// reg [1:0] flow; reg [3:0] d_r; //*************code***********// always@(posedge clk or negedge rst) begin if(!rst) flow<...

0 点赞评论收藏

分享

03-25 11:55

电子科技大学集成电路IC设计

题解 | #占空比50%的奇数分频#

`timescale 1ns/1ns module odo_div_or ( input wire rst , input wire clk_in, output wire clk_out7 ); //*************code***********// reg [2:0] cnt; wire tff1_en; wire tff2_en; reg div1; reg div2; assign tff1_en = (cnt==6)?1'b1:1'b0;//N拉高上升沿触发电路 assign tff2_en = (cnt=...

0 点赞评论收藏

分享

03-24 16:15

电子科技大学集成电路IC设计

题解 | #移位运算与乘法#

`timescale 1ns/1ns module multi_sel( input [7:0]d , input clk, input rst, output reg input_grant, output reg [10:0]out ); //*************code***********// reg [1:0] flow; reg [7:0] data_d; always@(posedge clk or negedge rst) begin if(!rst) flow<=2'd0; else if (flow == 2'd3) ...

0 点赞评论收藏

分享

关注他的用户也关注了：

牛客网
牛客企业服务