天天摸鱼的芭乐很想奋斗 level
获赞
0
粉丝
1
关注
0
看过 TA
8
西安电子科技大学
2025
FPGA工程师
IP属地:陕西
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL24
边沿检测
2024-08-16
答案正确
< 1ms
0K
Verilog
VL24
边沿检测
2024-08-16
答案正确
< 1ms
0K
Verilog
VL23
ROM的简单实现
2024-08-15
答案正确
< 1ms
0K
Verilog
VL22
根据状态转移图实现时序电路
2024-08-15
答案正确
< 1ms
0K
Verilog
VL21
根据状态转移表实现时序电路
2024-08-15
答案正确
< 1ms
0K
Verilog
VL20
数据选择器实现逻辑电路
2024-08-15
答案正确
< 1ms
0K
Verilog
VL18
实现3-8译码器①
2024-08-14
答案正确
< 1ms
0K
Verilog
VL17
用3-8译码器实现全减器
2024-08-14
答案正确
< 1ms
0K
Verilog
VL16
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
2024-08-14
答案正确
< 1ms
0K
Verilog
VL15
优先编码器Ⅰ
2024-08-13
答案正确
< 1ms
0K
Verilog
VL12
4bit超前进位加法器电路
2024-08-13
答案正确
< 1ms
0K
Verilog
VL14
用优先编码器①实现键盘编码电路
2024-07-30
答案正确
< 1ms
0K
Verilog
VL11
4位数值比较器电路
2024-07-17
答案正确
< 1ms
0K
Verilog
VL11
4位数值比较器电路
2024-07-17
答案正确
< 1ms
0K
Verilog
VL10
使用函数实现数据大小端转换
2024-07-16
答案正确
< 1ms
0K
Verilog
VL8
使用generate…for语句简化代码
2024-07-16
答案正确
< 1ms
0K
Verilog
VL6
多功能数据处理器
2024-07-16
答案正确
< 1ms
0K
Verilog
VL2
异步复位的串联T触发器
2024-07-15
答案正确
< 1ms
0K
Verilog
VL1
四选一多路器
2024-05-24
答案正确
< 1ms
0K
Verilog
关注他的用户也关注了:
牛客网
牛客企业服务