爱七萝卜和青菜 level
获赞
0
粉丝
0
关注
7
看过 TA
0
重庆邮电大学
2023
soc前端设计
IP属地:重庆
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL63
并串转换
2022-09-11
答案正确
< 1ms
0K
Verilog
VL38
自动贩售机1
2022-07-23
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2022-07-12
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2022-07-12
答案正确
< 1ms
0K
Verilog
VL40
占空比50%的奇数分频
2022-07-04
答案正确
< 1ms
0K
Verilog
VL40
占空比50%的奇数分频
2022-06-21
答案正确
< 1ms
0K
Verilog
VL40
占空比50%的奇数分频
2022-06-21
答案正确
< 1ms
0K
Verilog
VL40
占空比50%的奇数分频
2022-06-21
答案正确
< 1ms
0K
Verilog
VL60
使用握手信号实现跨时钟域数据传输
2022-06-10
答案正确
< 1ms
0K
Verilog
VL60
使用握手信号实现跨时钟域数据传输
2022-06-10
答案正确
< 1ms
0K
Verilog
VL60
使用握手信号实现跨时钟域数据传输
2022-06-10
答案正确
< 1ms
0K
Verilog
VL60
使用握手信号实现跨时钟域数据传输
2022-06-10
答案正确
< 1ms
0K
Verilog
VL60
使用握手信号实现跨时钟域数据传输
2022-06-10
答案正确
< 1ms
0K
Verilog
VL60
使用握手信号实现跨时钟域数据传输
2022-06-10
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2022-05-30
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2022-05-30
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2022-05-30
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2022-05-30
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2022-05-28
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2022-05-27
答案正确
< 1ms
0K
Verilog
关注他的用户也关注了:
牛客网
牛客企业服务