1. 专业测试 30分钟短文题 + 30分钟图表题 + 30分钟符号题 + 20分钟选符合/不符合的题，各位正常发挥就行。 2. 一面·技术面【1小时】 自我介绍 做项目时时序约束是怎么约束的 单bit跨时钟域方法（CDC），非脉冲&脉冲的都说说 当我们不知道两个时钟域的时钟关系时，想传递脉冲信号，我们应当怎么做CDC？ a. 引入反馈 b. 2-phase handshake的方法握手——大概就是源时钟域的latch每来一个脉冲就翻转一次，目的时钟域只用检验latch的跳变沿并翻译成脉冲即可。 多比特（CDC）处理方法，DMUX跨时钟域有哪些问题，怎么处理 同步复位和异步复位的异...

线下面试，只有一轮技术面，面试时间1个半小时左右 1、问项目问了至少半个小时（项目功能、项目中的算法、项目中的难点、项目的吞吐率，频率为啥那样设置，项目应用场景，会出现什么故障以及解决措施、帧格式帧传输等等） 2、8位有符号数的范围，还有有符号数相乘位宽的问题？ 3、问我我们设计人员可以做的低功耗措施？动态功耗有哪些，具体指什么？ 4、还问了常规的跨时钟域，让我对快到慢举一个例子来分析？（脉冲和电平有什么区别吗） 5、APB和AHB可以同时读写吗？ 6、时序优化 7、时序约束：主时钟约束是怎么写的命令？会不会多周期约束? 8、问我项目的应用场景...

2021年7月22日 上海星思半导体一面 1、面试环节 英文互动、笔试题回顾、项目交流、提问 2、英文互动：自我介绍，大学研究生经历、项目大概介绍一下 3、笔试题回顾：面试官会重点挑几道题重新让你讲思路，回答错误的，会引导你让你重新思考。 我回顾的题有以下： （1）某幂方求解器3位无符号数据[2:0]A的23次方，四个时钟算完。试用同样的设计，求解3位无符号数据[2:0]A的N次方，其中N为可修改的parameter(使用generate生成模块) （2）请对下面两种应用场景给出设计优化思路 （2-1）已知某乘法器的运算周期为4个时钟，而输入数据...

芯动科技一面   面试时间：54分钟 面试形式：电话面试 1. 然后把笔试题当中的一些问题问了一遍 2. 首先3个项目挨着问了一遍 3. soc架构、AXI总线（只问到outstanding了） 4. 提问：有哪些方向？ 有GPU、PCIE、DDR一些控制器IP的设计，做成一个大的SOC   芯动科技二面   面试时间：33分钟 面试形式：电话面试 1. 挨着问了一遍项目：居然射频也懂，问我基带信号出来是怎么变到射频的，是不...

1、自我介绍； 2、共享屏幕讲项目；问题主要是围绕着项目展开的。 3、问了我遇到的难点 4、问我怎么进行时序优化的： 5、问我对联发科的认识 6、问我的校园工作经历 7、还让我讲AHB

回馈社区，把面过的企业和题目分享给大家 ~ 一面 risc-v指令的特点 怎么去考虑设计你们的指令的 分支预测是什么、有哪些方法 TCM和cache应用场景的区别，如果用一个dma搬运数据到cache会不会解决内存空间的问题 项目相关 做题，一个根据代码画电路图，一个建立保持时间 二面 项目相关，主要问毕设项目，遇到哪些问题、怎么去解决的、代码量多少、算法仿真matlab代码量多少 ...

#海信集团22届信动力计划启动# 这个计划具体的晋升机制是什么呀？有朋友了解吗？