这个因为是非重叠序列的检测，所以检测过的bit就不能重新检测了，所以所有的次状态都是返回s0 没有问题 `timescale 1ns/1ns module sequence_test1( input wire clk , input wire rst , input wire data , output reg flag ); //*************...
