题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL1 |
输出1
|
2024-02-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL35 |
状态机-非重叠的序列检测
|
2023-12-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL35 |
状态机-非重叠的序列检测
|
2023-12-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL22 |
根据状态转移图实现时序电路
|
2023-11-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL35 |
状态机-非重叠的序列检测
|
2023-07-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL22 |
根据状态转移图实现时序电路
|
2023-07-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL21 |
根据状态转移表实现时序电路
|
2023-07-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL21 |
根据状态转移表实现时序电路
|
2023-07-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL21 |
根据状态转移表实现时序电路
|
2023-07-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL16 |
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
|
2023-07-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL10 |
使用函数实现数据大小端转换
|
2023-07-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL8 |
使用generate…for语句简化代码
|
2023-07-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL5 |
位拆分与运算
|
2023-07-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL3 |
奇偶校验
|
2023-07-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL2 |
异步复位的串联T触发器
|
2023-07-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL65 |
状态机与时钟分频
|
2023-07-20
|
答案正确
| < 1ms | 0K | Verilog | |
VL61 |
自动售卖机
|
2023-07-20
|
答案正确
| < 1ms | 0K | Verilog | |
VL60 |
使用握手信号实现跨时钟域数据传输
|
2023-07-20
|
答案正确
| < 1ms | 0K | Verilog | |
VL59 |
根据RTL图编写Verilog程序
|
2023-07-20
|
答案正确
| < 1ms | 0K | Verilog | |
VL58 |
游戏机计费程序
|
2023-07-20
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: