题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL12 |
4bit超前进位加法器电路
|
2024-04-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL12 |
4bit超前进位加法器电路
|
2024-04-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL62 |
序列发生器
|
2024-02-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL60 |
使用握手信号实现跨时钟域数据传输
|
2024-01-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL59 |
根据RTL图编写Verilog程序
|
2024-01-18
|
答案正确
| < 1ms | 0K | Verilog | |
VL53 |
单端口RAM
|
2023-10-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL34 |
整数倍数据位宽转换8to16
|
2023-10-17
|
答案正确
| < 1ms | 0K | Verilog | |
VL34 |
整数倍数据位宽转换8to16
|
2023-10-17
|
答案正确
| < 1ms | 0K | Verilog | |
VL50 |
简易秒表
|
2023-10-17
|
答案正确
| < 1ms | 0K | Verilog | |
VL50 |
简易秒表
|
2023-10-17
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2023-10-17
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2023-10-17
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2023-10-17
|
答案正确
| < 1ms | 0K | Verilog | |
VL48 |
多bit MUX同步器
|
2023-10-16
|
答案正确
| < 1ms | 0K | Verilog | |
VL48 |
多bit MUX同步器
|
2023-10-16
|
答案正确
| < 1ms | 0K | Verilog | |
VL23 |
ROM的简单实现
|
2023-08-26
|
答案正确
| < 1ms | 0K | Verilog | |
VL23 |
ROM的简单实现
|
2023-08-26
|
答案正确
| < 1ms | 0K | Verilog | |
VL49 |
脉冲同步电路
|
2023-08-20
|
答案正确
| < 1ms | 0K | Verilog | |
VL49 |
脉冲同步电路
|
2023-08-20
|
答案正确
| < 1ms | 0K | Verilog | |
VL24 |
边沿检测
|
2023-08-20
|
答案正确
| < 1ms | 0K | Verilog |
关注他的用户也关注了: