题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL72 |
全加器
|
2023-08-11
|
答案正确
| < 1ms | 0K | Verilog | |
VL76 |
任意奇数倍时钟分频
|
2023-08-11
|
答案正确
| < 1ms | 0K | Verilog | |
VL18 |
实现3-8译码器①
|
2023-08-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL12 |
4bit超前进位加法器电路
|
2023-08-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL44 |
根据状态转移写状态机-二段式
|
2023-08-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL44 |
根据状态转移写状态机-二段式
|
2023-08-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL43 |
根据状态转移写状态机-三段式
|
2023-08-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL43 |
根据状态转移写状态机-三段式
|
2023-08-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL9 |
使用子模块实现三输入数的大小比较
|
2023-08-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL9 |
使用子模块实现三输入数的大小比较
|
2023-08-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL8 |
使用generate…for语句简化代码
|
2023-08-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL8 |
使用generate…for语句简化代码
|
2023-08-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL7 |
求两个数的差值
|
2023-08-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL6 |
多功能数据处理器
|
2023-08-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL5 |
位拆分与运算
|
2023-08-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL4 |
移位运算与乘法
|
2023-08-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL4 |
移位运算与乘法
|
2023-08-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL3 |
奇偶校验
|
2023-08-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL2 |
异步复位的串联T触发器
|
2023-08-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL3 |
奇偶校验
|
2023-07-31
|
答案正确
| < 1ms | 0K | Verilog |
关注他的用户也关注了: