题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL64 |
时钟切换
|
2023-09-16
|
答案正确
| < 1ms | 0K | Verilog | |
VL62 |
序列发生器
|
2023-09-16
|
答案正确
| < 1ms | 0K | Verilog | |
VL40 |
占空比50%的奇数分频
|
2023-09-16
|
答案正确
| < 1ms | 0K | Verilog | |
VL41 |
任意小数分频
|
2023-09-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL41 |
任意小数分频
|
2023-09-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL41 |
任意小数分频
|
2023-09-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL41 |
任意小数分频
|
2023-09-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL39 |
自动贩售机2
|
2023-09-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL38 |
自动贩售机1
|
2023-09-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2023-09-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2023-09-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2023-09-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2023-09-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2023-09-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL29 |
信号发生器
|
2023-09-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL28 |
输入序列不连续的序列检测
|
2023-09-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL28 |
输入序列不连续的序列检测
|
2023-09-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL27 |
不重叠序列检测
|
2023-09-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2023-09-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2023-09-08
|
答案正确
| < 1ms | 0K | Verilog |
关注他的用户也关注了: