牛客433684920号 level
获赞
0
粉丝
0
关注
6
看过 TA
7
复旦大学
2023
数字IC前端设计
IP属地:上海
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL27
不重叠序列检测
2022-11-08
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2022-11-08
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2022-10-11
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2022-10-11
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2022-10-11
答案正确
< 1ms
0K
Verilog
VL35
状态机-非重叠的序列检测
2022-10-05
答案正确
< 1ms
0K
Verilog
VL63
并串转换
2022-10-05
答案正确
< 1ms
0K
Verilog
VL73
串行进位加法器
2022-09-18
答案正确
< 1ms
0K
Verilog
VL73
串行进位加法器
2022-09-18
答案正确
< 1ms
0K
Verilog
VL72
全加器
2022-09-18
答案正确
< 1ms
0K
Verilog
VL46
同步FIFO
2022-08-22
答案正确
< 1ms
0K
Verilog
VL36
状态机-重叠序列检测
2022-08-22
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2022-08-01
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2022-08-01
答案正确
< 1ms
0K
Verilog
VL32
非整数倍数据位宽转换24to128
2022-07-27
答案正确
< 1ms
0K
Verilog
VL41
任意小数分频
2022-07-26
答案正确
< 1ms
0K
Verilog
VL40
占空比50%的奇数分频
2022-07-21
答案正确
< 1ms
0K
Verilog
VL42
无占空比要去的奇数分频
2022-07-15
答案正确
< 1ms
0K
Verilog
VL40
占空比50%的奇数分频
2022-07-14
答案正确
< 1ms
0K
Verilog
VL60
使用握手信号实现跨时钟域数据传输
2022-07-13
答案正确
< 1ms
0K
Verilog
关注他的用户也关注了:
牛客网
牛客企业服务