题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL60 |
使用握手信号实现跨时钟域数据传输
|
2023-11-14
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2023-10-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL67 |
十六进制计数器
|
2023-10-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL66 |
超前进位加法器
|
2023-10-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL63 |
并串转换
|
2023-10-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL64 |
时钟切换
|
2023-08-27
|
答案正确
| < 1ms | 0K | Verilog | |
VL36 |
状态机-重叠序列检测
|
2023-08-27
|
答案正确
| < 1ms | 0K | Verilog | |
VL36 |
状态机-重叠序列检测
|
2023-08-27
|
答案正确
| < 1ms | 0K | Verilog | |
VL12 |
4bit超前进位加法器电路
|
2023-05-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL60 |
使用握手信号实现跨时钟域数据传输
|
2023-05-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL67 |
十六进制计数器
|
2023-05-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL60 |
使用握手信号实现跨时钟域数据传输
|
2023-05-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2023-05-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2023-05-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2023-05-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2023-05-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL46 |
同步FIFO
|
2023-05-18
|
答案正确
| < 1ms | 0K | Verilog | |
VL37 |
时钟分频(偶数)
|
2023-05-16
|
答案正确
| < 1ms | 0K | Verilog | |
VL8 |
使用generate…for语句简化代码
|
2023-04-07
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2023-04-04
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: