best ICer level
获赞
0
粉丝
0
关注
0
看过 TA
4
西安电子科技大学
2025
数字IC前端设计
IP属地:陕西
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL45
异步FIFO
2024-10-13
答案正确
< 1ms
0K
Verilog
VL54
RAM的简单实现
2024-10-13
答案正确
< 1ms
0K
Verilog
VL53
单端口RAM
2024-10-13
答案正确
< 1ms
0K
Verilog
VL34
整数倍数据位宽转换8to16
2024-10-08
答案正确
< 1ms
0K
Verilog
VL48
多bit MUX同步器
2024-10-08
答案正确
< 1ms
0K
Verilog
VL76
任意奇数倍时钟分频
2024-10-07
答案正确
< 1ms
0K
Verilog
VL73
串行进位加法器
2024-10-07
答案正确
< 1ms
0K
Verilog
VL73
串行进位加法器
2024-10-07
答案正确
< 1ms
0K
Verilog
VL72
全加器
2024-10-07
答案正确
< 1ms
0K
Verilog
VL70
序列检测器(Moore型)
2024-10-07
答案正确
< 1ms
0K
Verilog
VL70
序列检测器(Moore型)
2024-10-07
答案正确
< 1ms
0K
Verilog
VL69
脉冲同步器(快到慢)
2024-10-07
答案正确
< 1ms
0K
Verilog
VL68
同步FIFO
2024-10-07
答案正确
< 1ms
0K
Verilog
VL68
同步FIFO
2024-10-07
答案正确
< 1ms
0K
Verilog
VL68
同步FIFO
2024-10-07
答案正确
< 1ms
0K
Verilog
VL66
超前进位加法器
2024-10-07
答案正确
< 1ms
0K
Verilog
VL65
状态机与时钟分频
2024-10-03
答案正确
< 1ms
0K
Verilog
VL64
时钟切换
2024-10-03
答案正确
< 1ms
0K
Verilog
VL64
时钟切换
2024-10-03
答案正确
< 1ms
0K
Verilog
VL63
并串转换
2024-09-30
答案正确
< 1ms
0K
Verilog
关注他的用户也关注了:
牛客网
牛客企业服务