25数字IC level
获赞
0
粉丝
0
关注
5
看过 TA
34
哈尔滨工业大学(深圳)
2025
数字IC前端设计
IP属地:广东
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL54
RAM的简单实现
2024-10-14
答案正确
< 1ms
0K
Verilog
VL49
脉冲同步电路
2024-10-14
答案正确
< 1ms
0K
Verilog
VL48
多bit MUX同步器
2024-10-14
答案正确
< 1ms
0K
Verilog
VL46
同步FIFO
2024-10-14
答案正确
< 1ms
0K
Verilog
VL45
异步FIFO
2024-10-14
答案正确
< 1ms
0K
Verilog
VL40
占空比50%的奇数分频
2024-10-14
答案正确
< 1ms
0K
Verilog
VL36
状态机-重叠序列检测
2024-10-14
答案正确
< 1ms
0K
Verilog
VL35
状态机-非重叠的序列检测
2024-10-14
答案正确
< 1ms
0K
Verilog
VL34
整数倍数据位宽转换8to16
2024-10-14
答案正确
< 1ms
0K
Verilog
VL33
非整数倍数据位宽转换8to12
2024-10-14
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2024-10-14
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2024-10-14
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2024-10-13
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2024-10-13
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2024-10-13
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2024-10-13
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2024-10-13
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2024-10-13
答案正确
< 1ms
0K
Verilog
VL63
并串转换
2024-10-13
答案正确
< 1ms
0K
Verilog
VL68
同步FIFO
2024-10-13
答案正确
< 1ms
0K
Verilog
关注他的用户也关注了:
牛客网
牛客企业服务