会员标识 avatar-decorate
牛客379387046号 level
获赞
11
粉丝
4
关注
5
看过 TA
42
Nanyang Technological University
2024
FPGA工程师
IP属地:新加坡
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL40
占空比50%的奇数分频
2025-02-22
答案正确
< 1ms
0K
Verilog
VL40
占空比50%的奇数分频
2025-02-22
答案正确
< 1ms
0K
Verilog
VL32
非整数倍数据位宽转换24to128
2025-02-22
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2025-02-22
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2025-02-22
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2025-02-22
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2025-02-22
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2023-03-08
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2023-03-08
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2023-03-07
答案正确
< 1ms
0K
Verilog
234351
边沿检测
2023-03-07
答案正确
< 1ms
0K
Verilog
234316
根据状态转移图实现时序电路
2023-03-07
答案正确
< 1ms
0K
Verilog
234315
根据状态转移表实现时序电路
2023-03-07
答案正确
< 1ms
0K
Verilog
234309
优先编码器Ⅰ
2023-03-07
答案正确
< 1ms
0K
Verilog
234308
用优先编码器①实现键盘编码电路
2023-03-07
答案正确
< 1ms
0K
Verilog
234307
优先编码器电路①
2023-03-07
答案正确
< 1ms
0K
Verilog
234305
4位数值比较器电路
2023-03-07
答案正确
< 1ms
0K
Verilog
234314
数据选择器实现逻辑电路
2023-03-05
答案正确
< 1ms
0K
Verilog
234312
使用3-8译码器①实现逻辑函数
2023-03-05
答案正确
< 1ms
0K
Verilog
234349
使用函数实现数据大小端转换
2023-03-05
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客企业服务