`timescale 1ns/1ns module huawei5( input wire clk , input wire rst , input wire [3:0]d , output wire valid_in , output wire dout ); //*************code***********// reg valid; reg [3:0] din; reg [1:0] counter; always @(posedge clk, negedge rst) begin if(!rst) begin counter <= ...