题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL51 |
可置位计数器
|
2024-01-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL51 |
可置位计数器
|
2024-01-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL50 |
简易秒表
|
2024-01-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL50 |
简易秒表
|
2024-01-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL29 |
信号发生器
|
2024-01-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL29 |
信号发生器
|
2024-01-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL27 |
不重叠序列检测
|
2024-01-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL13 |
优先编码器电路①
|
2024-01-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2024-01-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2024-01-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL13 |
优先编码器电路①
|
2024-01-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2024-01-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2024-01-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL24 |
边沿检测
|
2024-01-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL23 |
ROM的简单实现
|
2024-01-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL23 |
ROM的简单实现
|
2024-01-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL23 |
ROM的简单实现
|
2024-01-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL13 |
优先编码器电路①
|
2024-01-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL11 |
4位数值比较器电路
|
2024-01-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL10 |
使用函数实现数据大小端转换
|
2024-01-30
|
答案正确
| < 1ms | 0K | Verilog |
关注他的用户也关注了: