想五点下班三文鱼在划水 level
获赞
60
粉丝
0
关注
0
看过 TA
33
上海海事大学
2023
FPGA工程师
IP属地:上海
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
FZ114
牛群的排序
2023-08-27
答案正确
41ms
4840K
Python 3
VL15
优先编码器Ⅰ
2023-07-16
答案正确
< 1ms
0K
Verilog
VL24
边沿检测
2023-07-15
答案正确
< 1ms
0K
Verilog
VL16
信号反转输出
2023-07-15
答案正确
< 1ms
0K
Verilog
VL14
对信号按位操作
2023-07-15
答案正确
< 1ms
0K
Verilog
VL12
信号顺序调整
2023-07-15
答案正确
< 1ms
0K
Verilog
VL11
多位信号
2023-07-15
答案正确
< 1ms
0K
Verilog
VL10
逻辑运算2
2023-07-15
答案正确
< 1ms
0K
Verilog
VL14
用优先编码器①实现键盘编码电路
2023-07-14
答案正确
< 1ms
0K
Verilog
VL14
用优先编码器①实现键盘编码电路
2023-07-14
答案正确
< 1ms
0K
Verilog
VL13
优先编码器电路①
2023-07-14
答案正确
< 1ms
0K
Verilog
VL22
根据状态转移图实现时序电路
2023-07-10
答案正确
< 1ms
0K
Verilog
VL22
根据状态转移图实现时序电路
2023-07-10
答案正确
< 1ms
0K
Verilog
VL22
根据状态转移图实现时序电路
2023-07-10
答案正确
< 1ms
0K
Verilog
VL21
根据状态转移表实现时序电路
2023-07-10
答案正确
< 1ms
0K
Verilog
VL21
根据状态转移表实现时序电路
2023-07-10
答案正确
< 1ms
0K
Verilog
VL21
根据状态转移表实现时序电路
2023-07-10
答案正确
< 1ms
0K
Verilog
VL20
数据选择器实现逻辑电路
2023-07-10
答案正确
< 1ms
0K
Verilog
VL19
使用3-8译码器①实现逻辑函数
2023-07-10
答案正确
< 1ms
0K
Verilog
VL18
实现3-8译码器①
2023-07-10
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客企业服务