题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
234349 |
使用函数实现数据大小端转换
|
2025-01-15
|
答案正确
| < 1ms | 0K | Verilog | |
234347 |
使用generate…for语句简化代码
|
2025-01-13
|
答案正确
| < 1ms | 0K | Verilog | |
234346 |
求两个数的差值
|
2024-03-06
|
答案正确
| < 1ms | 0K | Verilog | |
234345 |
多功能数据处理器
|
2024-03-06
|
答案正确
| < 1ms | 0K | Verilog | |
234331 |
奇偶校验
|
2024-02-26
|
答案正确
| < 1ms | 0K | Verilog | |
234331 |
奇偶校验
|
2024-02-26
|
答案正确
| < 1ms | 0K | Verilog | |
234330 |
异步复位的串联T触发器
|
2024-02-26
|
答案正确
| < 1ms | 0K | Verilog | |
234329 |
四选一多路器
|
2024-02-26
|
答案正确
| < 1ms | 0K | Verilog | |
234329 |
四选一多路器
|
2023-10-11
|
答案正确
| < 1ms | 0K | Verilog | |
VL18 |
多位信号xnor
|
2023-08-12
|
答案正确
| < 1ms | 0K | Verilog | |
VL17 |
三元操作符
|
2023-08-12
|
答案正确
| < 1ms | 0K | Verilog | |
VL16 |
信号反转输出
|
2023-08-12
|
答案正确
| < 1ms | 0K | Verilog | |
VL15 |
信号级联合并
|
2023-08-12
|
答案正确
| < 1ms | 0K | Verilog | |
VL13 |
位运算与逻辑运算
|
2023-08-12
|
答案正确
| < 1ms | 0K | Verilog | |
VL12 |
信号顺序调整
|
2023-08-12
|
答案正确
| < 1ms | 0K | Verilog | |
VL11 |
多位信号
|
2023-08-12
|
答案正确
| < 1ms | 0K | Verilog | |
VL9 |
模拟逻辑芯片
|
2023-08-12
|
答案正确
| < 1ms | 0K | Verilog | |
VL8 |
逻辑运算
|
2023-08-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL7 |
XOR 门
|
2023-08-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL6 |
NOR 门
|
2023-08-08
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: