不苦__ level
获赞
12
粉丝
2
关注
2
看过 TA
124
门头沟学院
2024
FPGA工程师
IP属地:陕西
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL60
使用握手信号实现跨时钟域数据传输
2024-09-16
答案正确
< 1ms
0K
Verilog
VL59
根据RTL图编写Verilog程序
2024-09-16
答案正确
< 1ms
0K
Verilog
VL24
边沿检测
2024-09-16
答案正确
< 1ms
0K
Verilog
VL23
ROM的简单实现
2024-09-16
答案正确
< 1ms
0K
Verilog
VL22
根据状态转移图实现时序电路
2024-09-16
答案正确
< 1ms
0K
Verilog
VL5
位拆分与运算
2024-09-16
答案正确
< 1ms
0K
Verilog
VL4
移位运算与乘法
2024-09-16
答案正确
< 1ms
0K
Verilog
VL4
移位运算与乘法
2024-09-16
答案正确
< 1ms
0K
Verilog
VL1
四选一多路器
2024-09-16
答案正确
< 1ms
0K
Verilog
VL59
根据RTL图编写Verilog程序
2024-02-15
答案正确
< 1ms
0K
Verilog
VL60
使用握手信号实现跨时钟域数据传输
2023-12-01
答案正确
< 1ms
0K
Verilog
VL59
根据RTL图编写Verilog程序
2023-11-30
答案正确
< 1ms
0K
Verilog
VL53
单端口RAM
2023-11-29
答案正确
< 1ms
0K
Verilog
VL53
单端口RAM
2023-11-29
答案正确
< 1ms
0K
Verilog
VL44
根据状态转移写状态机-二段式
2023-11-29
答案正确
< 1ms
0K
Verilog
VL43
根据状态转移写状态机-三段式
2023-11-29
答案正确
< 1ms
0K
Verilog
VL74
异步复位同步释放
2023-11-29
答案正确
< 1ms
0K
Verilog
VL43
根据状态转移写状态机-三段式
2023-11-26
答案正确
< 1ms
0K
Verilog
VL9
使用子模块实现三输入数的大小比较
2023-11-26
答案正确
< 1ms
0K
Verilog
VL6
多功能数据处理器
2023-11-26
答案正确
< 1ms
0K
Verilog
关注他的用户也关注了:
牛客网
牛客企业服务