逻辑挖坑人 level
获赞
0
粉丝
0
关注
3
看过 TA
24
天津大学
2024
FPGA工程师
IP属地:天津
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
NC61
两数之和
2023-03-27
答案正确
52ms
6796K
C++
VL28
输入序列不连续的序列检测
2023-03-05
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2023-03-05
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2023-03-05
答案正确
< 1ms
0K
Verilog
VL23
ROM的简单实现
2023-03-04
答案正确
< 1ms
0K
Verilog
VL22
根据状态转移图实现时序电路
2023-03-04
答案正确
< 1ms
0K
Verilog
VL22
根据状态转移图实现时序电路
2023-03-04
答案正确
< 1ms
0K
Verilog
VL21
根据状态转移表实现时序电路
2023-03-04
答案正确
< 1ms
0K
Verilog
VL21
根据状态转移表实现时序电路
2023-03-04
答案正确
< 1ms
0K
Verilog
VL21
根据状态转移表实现时序电路
2023-03-04
答案正确
< 1ms
0K
Verilog
VL20
数据选择器实现逻辑电路
2023-03-04
答案正确
< 1ms
0K
Verilog
VL19
使用3-8译码器①实现逻辑函数
2023-03-04
答案正确
< 1ms
0K
Verilog
VL18
实现3-8译码器①
2023-03-04
答案正确
< 1ms
0K
Verilog
VL16
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
2023-03-04
答案正确
< 1ms
0K
Verilog
VL15
优先编码器Ⅰ
2023-03-04
答案正确
< 1ms
0K
Verilog
VL14
用优先编码器①实现键盘编码电路
2023-03-04
答案正确
< 1ms
0K
Verilog
VL13
优先编码器电路①
2023-03-04
答案正确
< 1ms
0K
Verilog
VL12
4bit超前进位加法器电路
2023-03-04
答案正确
< 1ms
0K
Verilog
VL11
4位数值比较器电路
2023-03-04
答案正确
< 1ms
0K
Verilog
VL10
使用函数实现数据大小端转换
2023-03-03
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客企业服务