lm001 level
获赞
0
粉丝
0
关注
0
看过 TA
6
西北工业大学
2025
IC验证工程师
IP属地:陕西
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL67
十六进制计数器
2024-05-09
答案正确
< 1ms
0K
Verilog
VL68
同步FIFO
2024-05-09
答案正确
< 1ms
0K
Verilog
VL67
十六进制计数器
2024-05-08
答案正确
< 1ms
0K
Verilog
VL63
并串转换
2024-05-08
答案正确
< 1ms
0K
Verilog
VL63
并串转换
2024-05-08
答案正确
< 1ms
0K
Verilog
VL66
超前进位加法器
2024-05-08
答案正确
< 1ms
0K
Verilog
VL71
乘法与位运算
2024-05-08
答案正确
< 1ms
0K
Verilog
VL71
乘法与位运算
2024-05-08
答案正确
< 1ms
0K
Verilog
VL71
乘法与位运算
2024-05-08
答案正确
< 1ms
0K
Verilog
VL70
序列检测器(Moore型)
2024-05-08
答案正确
< 1ms
0K
Verilog
VL2
异步复位的串联T触发器
2024-05-08
答案正确
< 1ms
0K
Verilog
VL1
四选一多路器
2024-05-08
答案正确
< 1ms
0K
Verilog
VL60
使用握手信号实现跨时钟域数据传输
2024-05-08
答案正确
< 1ms
0K
Verilog
VL60
使用握手信号实现跨时钟域数据传输
2024-05-08
答案正确
< 1ms
0K
Verilog
VL76
任意奇数倍时钟分频
2024-05-07
答案正确
< 1ms
0K
Verilog
VL65
状态机与时钟分频
2024-05-07
答案正确
< 1ms
0K
Verilog
VL65
状态机与时钟分频
2024-05-07
答案正确
< 1ms
0K
Verilog
VL65
状态机与时钟分频
2024-05-07
答案正确
< 1ms
0K
Verilog
VL63
并串转换
2024-05-07
答案正确
< 1ms
0K
Verilog
VL77
编写乘法器求解算法表达式
2024-04-20
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客企业服务