题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL40 |
占空比50%的奇数分频
|
2023-11-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL67 |
十六进制计数器
|
2023-11-20
|
答案正确
| < 1ms | 0K | Verilog | |
VL66 |
超前进位加法器
|
2023-11-20
|
答案正确
| < 1ms | 0K | Verilog | |
VL65 |
状态机与时钟分频
|
2023-11-20
|
答案正确
| < 1ms | 0K | Verilog | |
VL64 |
时钟切换
|
2023-11-20
|
答案正确
| < 1ms | 0K | Verilog | |
VL40 |
占空比50%的奇数分频
|
2023-11-20
|
答案正确
| < 1ms | 0K | Verilog | |
VL63 |
并串转换
|
2023-11-20
|
答案正确
| < 1ms | 0K | Verilog | |
VL22 |
根据状态转移图实现时序电路
|
2023-10-12
|
答案正确
| < 1ms | 0K | Verilog | |
VL19 |
使用3-8译码器①实现逻辑函数
|
2023-10-11
|
答案正确
| < 1ms | 0K | Verilog | |
VL17 |
用3-8译码器实现全减器
|
2023-10-11
|
答案正确
| < 1ms | 0K | Verilog | |
VL67 |
十六进制计数器
|
2023-10-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL67 |
十六进制计数器
|
2023-10-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL66 |
超前进位加法器
|
2023-10-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL65 |
状态机与时钟分频
|
2023-10-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL65 |
状态机与时钟分频
|
2023-10-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL64 |
时钟切换
|
2023-10-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL64 |
时钟切换
|
2023-10-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL64 |
时钟切换
|
2023-10-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL63 |
并串转换
|
2023-10-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL40 |
占空比50%的奇数分频
|
2023-10-07
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: