小屁孩的睡前故事 level
获赞
3
粉丝
0
关注
1
看过 TA
52
深圳大学
2024
FPGA工程师
IP属地:广东
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL26
含有无关项的序列检测
2023-08-31
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2023-08-31
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2023-08-29
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2023-08-29
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2023-08-29
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2023-08-25
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2023-08-25
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2023-08-25
答案正确
< 1ms
0K
Verilog
VL21
根据状态转移表实现时序电路
2023-08-23
答案正确
< 1ms
0K
Verilog
VL16
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
2023-08-23
答案正确
< 1ms
0K
Verilog
VL15
优先编码器Ⅰ
2023-08-23
答案正确
< 1ms
0K
Verilog
VL20
256选1选择器
2023-08-22
答案正确
< 1ms
0K
Verilog
VL19
五到一选择器
2023-08-22
答案正确
< 1ms
0K
Verilog
VL18
多位信号xnor
2023-08-22
答案正确
< 1ms
0K
Verilog
VL18
多位信号xnor
2023-08-22
答案正确
< 1ms
0K
Verilog
VL18
多位信号xnor
2023-08-22
答案正确
< 1ms
0K
Verilog
VL17
三元操作符
2023-08-22
答案正确
< 1ms
0K
Verilog
VL16
信号反转输出
2023-08-22
答案正确
< 1ms
0K
Verilog
VL15
信号级联合并
2023-08-22
答案正确
< 1ms
0K
Verilog
VL14
对信号按位操作
2023-08-22
答案正确
< 1ms
0K
Verilog
关注他的用户也关注了:
牛客网
牛客企业服务