hao纸 level
获赞
3
粉丝
4
关注
0
看过 TA
56
清华大学
2025
集成电路IC设计
IP属地:北京
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL69
脉冲同步器(快到慢)
2024-10-16
答案正确
< 1ms
0K
Verilog
VL65
状态机与时钟分频
2024-10-16
答案正确
< 1ms
0K
Verilog
VL63
并串转换
2024-10-16
答案正确
< 1ms
0K
Verilog
VL64
时钟切换
2024-10-16
答案正确
< 1ms
0K
Verilog
VL44
根据状态转移写状态机-二段式
2024-10-09
答案正确
< 1ms
0K
Verilog
VL43
根据状态转移写状态机-三段式
2024-10-09
答案正确
< 1ms
0K
Verilog
VL40
占空比50%的奇数分频
2024-10-09
答案正确
< 1ms
0K
Verilog
VL33
非整数倍数据位宽转换8to12
2024-10-09
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2024-10-09
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2024-10-09
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2024-09-13
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2024-09-13
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2024-09-13
答案正确
< 1ms
0K
Verilog
VL24
边沿检测
2024-06-18
答案正确
< 1ms
0K
Verilog
VL24
边沿检测
2024-06-18
答案正确
< 1ms
0K
Verilog
VL24
边沿检测
2024-06-18
答案正确
< 1ms
0K
Verilog
VL23
ROM的简单实现
2024-06-18
答案正确
< 1ms
0K
Verilog
VL23
ROM的简单实现
2024-06-18
答案正确
< 1ms
0K
Verilog
VL22
根据状态转移图实现时序电路
2024-06-18
答案正确
< 1ms
0K
Verilog
VL22
根据状态转移图实现时序电路
2024-06-18
答案正确
< 1ms
0K
Verilog
关注他的用户也关注了:
牛客网
牛客企业服务