岗位职责

1.负责开发优化前端实现的流程和环境； 2.负责前端full chip RTL的静态验证到netlist的deliver所有环节； 3.负责chip的划分以及block的综合； 4.负责新工艺和流程方面的评估。

岗位要求

1.熟悉Verilog等硬件描述语言； 2.熟练掌握前端EDT工具和流程(Design compiler、PrimeTime、Conformal、VCLP、Formality、Spyglass/0in等)； 3.熟悉低功耗设计和UPF； 4.熟悉SDC和STA； 5.熟练掌握unix/linux和scripts (csh, tcl, perl)； 6.有很强的责任感，能够按时提交任务； 7.有大规模芯片设计经验者优先； 8.有高频芯片经验者优先； 9.熟悉后端设计和后端流程者优先。