- 岗位职责
1.负责模块单元,模块组,SOC的验证计划;
2.测试平台建立,验证基础构建的建立;
3.产生测试用例,特别是基于约束的随机测试用例;
4.与架构各逻辑设计团队合作,深刻理解设计说明书,并善于发掘针对该模块的高效和有成效的验证方法;
5.与设计团队有组织地分析和提升测试覆盖率,保证计划内高质量地完成验证收敛。
- 岗位要求
1.熟练使用C/C++, Verilog, System Verilog, OVM 和 UVM。有3到8年实际的验证经验;
2.对编写验证计划书有丰富的实际经验;
3.对撰写验证环境有丰富的实际经验;
4.对用例的产生,以及覆盖率驱动的有约束的随机测试方法论有丰富的实际经验;
5.对Perl, Makefile, *Shell, python等脚本语言熟练使用;
6.沟通能力强,善于团队合作;
7.对有GPU,机器学习经验的优先考虑;
8.了解PCIe、DDR、Ethernet等接口协议或AXI等总线协议优先。