暂时没有符合条件的职位

研发 上海
详情 收起

薪酬:25K-50K  |  学历要求:本科及以上  |  工作年限:2-10年

岗位职责
1.负责开发优化前端实现的流程和环境; 2.负责前端full chip RTL的静态验证到netlist的deliver所有环节; 3.负责chip的划分以及block的综合; 4.负责新工艺和流程方面的评估。
岗位要求
1.熟悉Verilog等硬件描述语言; 2.熟练掌握前端EDT工具和流程(Design compiler、PrimeTime、Conformal、VCLP、Formality、Spyglass/0in等); 3.熟悉低功耗设计和UPF; 4.熟悉SDC和STA; 5.熟练掌握unix/linux和scripts (csh, tcl, perl); 6.有很强的责任感,能够按时提交任务; 7.有大规模芯片设计经验者优先; 8.有高频芯片经验者优先; 9.熟悉后端设计和后端流程者优先。
研发 上海
详情 收起

薪酬:25K-50K  |  学历要求:本科及以上  |  工作年限:2-10年

岗位职责
1.负责开发数字后端流程,包括floorplan、place、CTS和route; 2.跟前端部门合作,优化timing、area、power并完成timing分析; 3.优化布局布线并完成版图的验证 (RC extraction, ECO, DRC, LVS); 4.负责芯片尺寸优化,power的IR drop分析; 5.使用Prime Timing完成静态时序分析,包括setup和hold; 6.使用formatily完成静态验证。
岗位要求
1.具有2-10 年后端大规模芯片流片经验; 2.熟悉csh、tcsh、Makefile、TCL、perl和python等语言; 3.熟练掌握Synopsys/Cadence后端工具和流程 (ICC2/ Astro /Innovous/Calibre); 4.具有前端设计和验证经验者优先; 5.具有DFX经验和知识者优先。
研发 上海
详情 收起

薪酬:25K-50K  |  学历要求:本科及以上  |  工作年限:2-10年

岗位职责
1.负责开发实现逻辑设计到物理实现的流程,包括SYN、PR和STA; 2.负责后端外包公司的对接; 3.协同前端设计部门优化设计性能和功耗; 4.参与EDA工具和流程方面的研究。
岗位要求
1.对数字设计的主流工艺节点非常熟悉; 2.精通DC、ICC2、Genus、Innovus、formality、PT、PTPX等EDA工具; 3.熟悉Mentor Tessent、 Cadence Modus、Synopsys Testmax等DFT工具; 4.精通Makefile、Perl、shell和python; 5.熟悉ECO流程和低功耗流程; 6.熟悉perforce的使用技巧; 7.熟悉Linux环境; 8.英语流利,沟通无障碍; 9.有很强的分析问题与解决问题的能力。
研发 北京,上海
详情 收起

薪酬:25K-50K  |  学历要求:本科及以上  |  工作年限:2-12年

岗位职责
1.搭建mbist、scan和bsd insertion的流程; 2.参与chip level的测试feature和架构定义; 3.负责clock gating、bist控制模块、scan控制模块的逻辑的设计; 4.负责debug 模块的逻辑设计; 5.协助后端部门完成优化timing; 6.定义ATE测试方案,提供测试时许和硅后的bring-up与debug; 7.负责测试覆盖率的提升与yield分析。
岗位要求
1.精通mentor/synopsys的dft工具; 2.具备流片经验和bring-up经验; 3.掌握perl、makefile、TCL等script语言; 4.掌握DFT知识,譬如scan、mbist、 boundary scan and jtag protocal(1149.1/1149.6/1687/1500); 5.掌握analog phy的测试知识 ; 6.掌握DFT timing分析; 7.掌握提升测试覆盖率的知识。
测试 上海,北京
详情 收起

薪酬:20K-40K  |  学历要求:本科及以上  |  工作年限:1-10年

岗位职责
• 负责Q/A测试流程和工具的标准化自动化设计。测试用例和质量验收标准的制定。测试覆盖率模型设计 • 通过各相关APIs 的兼容性测试,Benchmarks和其它测试用例的自动化回归测试来有效验证开发的软硬件模块的架构与设计,包括功能/性能/能效和可靠性。 • 参与FPGA和硅后测试工程。自动化测试和问题定位/诊断工具开发。
岗位要求
• 掌握软件测试框架/方法学和自动化测试工具,测试用例开发 • 掌握至少一种语言(C/Perl/Python/Ruby), 具备至少一种OS平台(Windows/Linux/ Unix)的开发经验 • 有OpenCL / GPGPU 或 Tensorflow / TyTorch/MXNet 编程经验者优先 • 有FPGA或硅后芯片诊断经验者优先
研发 上海,北京
详情 收起

薪酬:20K-50K  |  学历要求:本科及以上  |  工作年限:2-15年

岗位职责
1.设计和开发通用基础数学库; 2.针对特定的硬件实现,探讨并实现可能的优化方式; 3.与其他软件工程师协调提供解决各种通用专用平台中出现的问题以及性能调优。
岗位要求
1.硕士及以上学历,3年以上工作经验; 2.精通C/C++编程,有Python编程经验者优先; 3.了解计算机体系结构; 4.了解 compute shader programming; 5.有一种或多种通用平台或数学库经验的优先:如CuFFT, CuBlas, CuDNN, Tensorflow, TensorRT 等; 6.有较强分析问题和解决问题的能力; 7.具备较强的沟通能力,独立工作能力和团队驱动能力,能协调各相关团队推动方案完成。
研发 上海,北京
详情 收起

薪酬:20K-50K  |  学历要求:本科及以上  |  工作年限:1-15年

岗位职责
1. 打造软硬件协同设计的统一框架,探索软硬件协同设计方法,开发协同设计相关工具 2. 跟进先进的协同设计及自动化优化方法,实现软硬协同设计的关键技术突破 3. 跟踪学术界与工业界在机器学习框架方面的技术进展,开展具有针对性的优化工作 4. 针对先进体系架构和先进算法,探索新的编译优化技术 5. 参与到软硬协同设计的统一框架及机器学习编译器开源社区的工作
岗位要求
1. 计算机、电子、通信、自动化或数理专业硕士及以上学历 2. 在以下一个或多个领域有实际经验:编译优化技术、机器学习框架、高性能计算,科学计算,图计算机视觉,应用软件开发等 3. 具有扎实的C/C++或Python编程经验,开发过高质量开源项目优先 4. 自驱的研究探索精神,优秀的团队合作能力
研发 上海
详情 收起

薪酬:20K-50K  |  学历要求:本科及以上  |  工作年限:2-15年

岗位职责
1)Synopsys Cadence Mentor Ansys 等EDA软件的自动化配置流程开发与维护 2)各种工具的License 的自动化配置流程开发与维护 3)设计数据的自动化管理流程开发与维护, 包括基于版本管理工具Git ,Perforce 和非版本管理的数据 4)各种IP数据的自动化配置流程开发与维护 5)根据研发团队需要开发与维护相应的自动化流程
岗位要求
1)本科以上学历,EE专业,计算机、微电子、自动化和通信专业优先 2)熟悉ASIC 设计流程熟练使用相关EDA工具,对前端仿真,验证,时序分析,后端布局布线,DFT等要有深入理解 3)熟悉Redhat Centos 等Linux操作系统 4)精通Perl,Python,Tcl,C-shell,Skill 等脚本编程语言 5)熟悉 集成电路设计流程,有大规模数字集成电路设计流程经验优先 6)熟悉SVN,GIT,Perforce 等版本管理工具的配置与维护 7)熟悉SQL server, Jenkins, web 开发的优先
研发 上海
详情 收起

薪酬:20K-40K  |  学历要求:本科及以上  |  工作年限:2-10年

岗位职责
1.负责模块单元,模块组,SOC的验证计划; 2.测试平台建立,验证基础构建的建立; 3.产生测试用例,特别是基于约束的随机测试用例; 4.与架构各逻辑设计团队合作,深刻理解设计说明书,并善于发掘针对该模块的高效和有成效的验证方法; 5.与设计团队有组织地分析和提升测试覆盖率,保证计划内高质量地完成验证收敛。
岗位要求
1.熟练使用C/C++, Verilog, System Verilog, OVM 和 UVM。有3到8年实际的验证经验; 2.对编写验证计划书有丰富的实际经验; 3.对撰写验证环境有丰富的实际经验; 4.对用例的产生,以及覆盖率驱动的有约束的随机测试方法论有丰富的实际经验; 5.对Perl, Makefile, *Shell, python等脚本语言熟练使用; 6.沟通能力强,善于团队合作; 7.对有GPU,机器学习经验的优先考虑; 8.了解PCIe、DDR、Ethernet等接口协议或AXI等总线协议优先。
研发 上海
详情 收起

薪酬:20K-50K  |  学历要求:本科及以上  |  工作年限:2-10年

岗位职责
1.参与架构协作,撰写、维护微架构文档; 2.参与模块RTL代码编写; 3.与验证团队合作,定义、核对以及加强验证计划书。做功能调试,分析和提升测试点覆盖率,直到最终的验证收敛; 4.与设计集成团队、物理设计团队合作,完成时序收敛,控制设计质量; 5.参与设计性能、功耗、面积的发掘和优化。
岗位要求
1.熟练使用Verilog,System Verilog并通晓逻辑设计各环节; 2.根据从业资历,3到10年的涵盖微架构编写,RT代码编写、综合、代码质量检查等的逻辑设计经验; 3.对覆盖率驱动的,随机约束的验证方法有丰富的知识和经验; 4.有计算及架构,GPU和机器学习经验的将给与优先考虑; 5.熟悉片上总线协议,如AMBA等,熟悉crossbar/noc架构优先; 6. 熟悉clock/reset/power的设计优先; 7.熟悉PCI-E,DDR3/4, USB,MIPI PHY等高速接口设计优先; 8.良好的沟通能力和团队合作精神。

发布者

牛客285977567号
牛客285977567号
  • 平均简历处理率 0%
  • 平均简历处理时间 80天