只有一场技术面 (招银网络)

昨天招银网络技术一面完,今天收到线下综合面通知。面试多了,只有一场技术面有点不习惯了会不会不那么重视技术之类的
牛友们怎么说? #牛客解忧铺# #24届软开秋招面试经验大赏#
全部评论
线下应该是技术二面➕hr 面吧
2 回复 分享
发布于 04-08 10:01 江苏
没收到二面通知是不是没了呀😬
2 回复 分享
发布于 04-08 10:02 辽宁
楼主是哪个base呀 为毛我二面还是线上
1 回复 分享
发布于 04-08 09:36 广东
俺也一样
1 回复 分享
发布于 04-10 10:31 陕西
我昨天线上二面完 今天才收到的线下综合面 应该不能第三次面技术了吧
1 回复 分享
发布于 04-10 13:21 辽宁
哈哈,看来你对技术面试很自信呢!不过,只有一场面试并不意味着不重视技术,可能只是他们觉得你的技术能力已经足够优秀了。综合面试可能更注重你的综合素质和团队合作能力,好好准备吧!
点赞 回复 分享
发布于 04-08 09:19 AI生成
我也是,昨天下午一面完,过了两三小时就收到线下综面。但看了很多帖子,发现综面=技术2面+HR面,难度也不低
点赞 回复 分享
发布于 04-09 16:42 新疆

相关推荐

11-08 15:55
已编辑
门头沟学院 FPGA工程师
双非本硕211,研电赛本科生电赛挑战杯互联网+在内的省级科研竞赛十余项,奖学金若干,专利一项(第一发明人),无实习,项目三段。经纬恒润(天津 FPGA工程师)8.16通知准备8.20一面 :面试流程:自我介绍+项目总结。面试官着重了解你掌握的技能有哪些,面试体现出自己的自信,尽量把自己做过的项目,用过的协议、代码逻辑描述的详细一些,体现出自己的工作量跟能力就好。收获一般~8.21 笔试。FPGA相关的填空选择,无编程。8.29通知准备9.6 二面,制作自己最高水平的项目PPT :面试流程:自我介绍不再需要,直接共享PPT,PPT还是只要能体现出自己的工作量跟能力就好,把技术细节描述清楚。因为我的项目PL、PS两部分都做了,各类协议各类高低速接口都有涉及到,面试官夸了一下,所以与二面的面试官交流起来还算愉快。问到的问题有:PL(FPGA)端设计思路(数据流向)?时序优化做过吗、怎么做的?MIG IP核的交互时序?PS端DMA应用程序的设计?项目中遇见的最大问题?怎么解决的?(应该是还有,但是我有点记不得了~) 剩下就是反问环节。有一定收获。oc,拒歌尔股份(青岛 硬件工程师)9.10  HR电话面主要问了个人情况,学科竞赛、论文专利发表、成绩排名、有无挂科等。9.12  技术面  因为研究生主要是做的FPGA开发,与硬件开发相关的只有本科的竞赛经历,面试官了解这些情况后针对性的对本科经历进行了提问。众多比赛中选一个自己比较熟悉的作品介绍(选的本科电赛)作品的硬件结构都有哪些组成,怎么设计的?各部分具体参数是多少?电压多大的?电容多大的?为什么?作品的电源树是什么样的?作品各部分电压分别是多少?怎么分配设计的?STM32的芯片电压是多少?PCB画板一般画的几层?注意事项?在这个作品中绘制了哪部分电路?硬件设计过程中遇见的最大难题是什么?怎么解决的?介绍Openmv是一个什么样的模块?怎么使用?模拟电磁曲射炮怎么识别目标的?电磁炮的原理是什么?舵机怎么通过32控制的?学生工作有没有参加过,具体什么职位?学生工作最大的收获是什么?团队中出现不同的意见怎么办?性格怎么样?整个面试时间持续了40分钟,全程都比较紧张谨慎,因为本科竞赛实在过去太久了,有些技术细节现在模糊了,但面试管人很好,比较会调节气氛,STM32的芯片电压应该是1.8-3.2V,我回答5V,这里的回答出了差错,他打趣说时间太久忘了也没关系。9.14  测评、通知进入定薪环节,提交材料。10.1收到offer数据通信科学技术研究所(兴唐通信科技)(北京 FPGA工程师)9.18 通知20号线下面试一面:看的面经说一面是HR面,不会讨论太多技术内容,真正面试时却是三个技术组的人员,这里多少有些出乎意料了。面试流程:自我介绍+项目总结+提问。问到的问题有:项目逻辑?工作内容?FPGA用什么软件开发的?工程通过什么方式在板子上运行?PS端跟PL端的关系?怎么仿真的?ZCU102的芯片型号?资源有哪些?资源优化做过吗?stm32单片机最小系统组成?pcb画板流程?元器件封装怎么实现的?Petalinux定制的Linux内核版本?设备树文件用的什么语言?语法是什么?c跟verilog哪个用的多?(面的FPGA岗位,他们跟我说用的C多,懵了)信号采样提前怎么处理?SPI、IIC、UART任选两个介绍?平时怎么进行接口设计的?公司了解?整场面试持续40多分钟,体验感极差。三个面试官没一个懂FPGA的(AXI竟然不知道),问的跟FPGA开发完全无关的内容,问题全奔着嵌入式开发去的,给我的感觉他们想要的是一个能够进行接口开发的嵌入式软件工程师,真的很无语~诺瓦星云(西安 FPGA工程师)9.12下午通知笔试,笔试时间两个小时,限制晚上十二点之前完成。笔试难度很大,有且只有六道代码题,提供的编译器难用,建议手写,时间很紧。9.18通知20号线上面试自我介绍+项目介绍,问的问题非常的全面~ 项目逻辑?PL(FPGA)端设计思路(数据流向)?时序优化做过吗、怎么做的?介绍MIG IP核的交互时序?DDR4读写控制逻辑怎么实现的?异步FIFO深度设计?读快写慢不用特殊关注,读慢写快有溢出风险,可以通过计算得到合理的异步FIFO深度项目几个时钟域?跨时钟域传输方法?(单bit,多bit,快到慢,慢到快)AXI分类,区别,特点,都适用于什么场景?FIFO传输每次burst多大,你每次利用DMA传输的总数据量多大?每次burst多少?项目中遇见的最大问题?怎么解决的?滤波器的原理CIC滤波器的设计思路FIR滤波器的关键参数配置?输入输出类型有哪些?(这个没回答上来)应该还有几个八股问题,记不太清了,但是都是伴随着项目问的,不会凭空去问面试了28分钟,面试官几乎全程输出,但是问的问题都非常的好~能抓住技术细节进行提问。国家电网南瑞集团(中电普瑞)(北京嵌入式硬件工程师)10.9号通知10号上午面试一面:三个面试官加一个HR。按要求从学历专业、主修课程、课题方向进行自我介绍。三个面试官主要围绕项目从不同方向进行提问(我的是硬件、嵌入式、FPGA),印象比较深刻的是问我单片机跟FPGA的差异,整个过程问题问的太多而且很碎这里不再细说了,持续40分钟~10.11通知10.15左右去昌平线下复试,电话告知能给到的薪资是多少,给户口,需要自己考编制,面试两天后出结果,两个工作日内要跟他签三方。感觉好急~二面:一个HR加一个南瑞高管,问了毕设课题以及完成情况,国产FPGA跟国外FPGA差异性,对南瑞公司都有哪些了解。从你的专业角度说一下为什么报这个岗位,是否了解或者有参与过关于电力电气方面的研发工作,还有实习情况等。反问:为什么不是等在国网报名、通过国网考试了再签合同,而是现在跟公司签合约?不按国网正常招聘流程走。HR:公司法人是个体,不是国网。签了临时合约以后,你可以参加十二月份的国网考试,而且很大概率是能拿到编制。反问:去年通过率是多少?HR:   去年百分百,但是户口需要向国网申请审批,不敢确定百分百能拿到后面提了期望薪资。已oc,拒了军事科学院国防科技创新研究院10.25通知10.26晚上面试:三个面试官一个HR,态度没得说,所有老师都很温和,不急不躁的非常尊重人。还是围绕项目问问题,无八股,问题回答不上来会拆解问题循序善诱。11.1通知二面个人原因提前终止面试~中电科思仪10.30号通知下午面试:半带滤波器作用、CIC滤波器设计思路、DDR4最高使用频率、DDR4边读边写怎么设计、DMA及周围模块时钟复位设计、zcu102的系统资源、资源使用情况、资源优化做了哪些已oc
查看40道真题和解析
点赞 评论 收藏
分享
1 1 评论
分享
牛客网
牛客企业服务