携程你还有脸发

`timescale 1ns/1ns module lca_4( input [3:0] A_in , input [3:0] B_in , input C_1 , output wire CO , output wire [3:0] S ); wire CO0,CO1,CO2; adder adder0 (A_in[0],B_in[0],C_1,S[0],CO0); adder adder1 (A_in[1],B_in[1],CO0,S[1],CO1); adde...