诺瓦星云西安fpga一面
1.谈谈你的项目
2.针对项目问细节(某个模块的作用、有没有遇到难题怎么解决、整个项目都有哪些时钟域)
3.跨时钟域传输数据的方法(多bit传输除了使用异步fifo还有什么方法)
4.谈谈建立时间和保持时间(怎么消除亚稳态)
5.FPGA的内部资源使用情况,有没有考虑过优化设计减少资源占用率
6.fpga引脚约束有没有做(这个难道不就是引脚连接吗,还能不做的?大神们解答一下)
2.针对项目问细节(某个模块的作用、有没有遇到难题怎么解决、整个项目都有哪些时钟域)
3.跨时钟域传输数据的方法(多bit传输除了使用异步fifo还有什么方法)
4.谈谈建立时间和保持时间(怎么消除亚稳态)
5.FPGA的内部资源使用情况,有没有考虑过优化设计减少资源占用率
6.fpga引脚约束有没有做(这个难道不就是引脚连接吗,还能不做的?大神们解答一下)
全部评论
楼主,面试结果出了吗?诺瓦一共几面呢,转专业自学的不是很有信心,还是处女面,学的也不太好😣
引脚约束难道是SDC?
多长时间
感谢🙏
老哥北京site吗?有手撕吗
感谢老哥。
感觉每个人问的都差不多啊,引脚约束是指input和output delay?
感觉还行,问得不算深
可以康康我司呀
相关推荐
10-24 12:38
西安石油大学 系统集成 点赞 评论 收藏
分享