海柔创新硬件一面

hr约了今天下午4点面试，4点15还没来我走了，4点20面试官给我打电话约晚上8点面试，等了快20分钟又没来#海柔创新##秋招#

海柔创新 机械工程师（已OC）： 9.4：笔试 9.5：晚上线下一面 面试比较随意，面试官挑了项目里的一些内容浅问，结合了一些基础知识，比如带传动设计考虑的参数、Ansys仿真材料定义的参数等等 9.6：下午线上二面 被狠狠拷打，深度比较深，会追问项目的内容，比如设计的零件加工的材料、工艺 欣旺达 结构工程师（电池方向）： 9.13 下午 一面 看错了短信以为是HR面结果是专业面，面试体验很好，面试官会问项目的细节，然后会对他问的问题做说明，面完等于又学到一点，比如注塑加工和CNC加工出的零件性能差别，做结构设计时候是否考虑到功能的变化，这个岗位主要是做电池结构的设计，业务一般...

#通信硬件人笔面经互助# FPGA工程师方向9月11日投递，9月25日收到邮件，时间是9月26日面试。9月26日一面通过，9月27日二面。🤪 背景本科双非/硕士师范硕本人的经历是（电赛国一、嵌入式芯片设计大赛国一，均团队主战+排名第一），有实习经历（小厂，偏硬件＋FPGA设计），除此之外还有暑期学校助教经验、集创赛助教经验，开发经验稍微充足一点。🤔 面试感受一面技术面34min，问的比较深，节奏也比较快。1、工作方向询问，工作薪资询问。2、自我介绍。3、项目介绍。4、高速PCB的上电时序有问题，主要是出现在哪里。5、你所用的FPGA供电电源轨有哪些，有做过功耗测试么，结温有测试了解么？6、ifelse和case哪个时序更好一点，为什么，映射到底层电路上是什么样子。7、if这种多级嵌套的模式会造成什么问题，时序上的。8、你所用的AXI总线最大突发长度是多少，你用的多少。9、你有做过时序约束么？时序约束主要有哪些内容。反问：1、未来后续的环节（笔试！）。2、公司的方向（很杂，高速接口、通信算法、图像设计、电源算法部署、cpu加速看起来很全面）。二面待更新

本人目前研二在读，本科末9，组内方向不是fpga，目前只自学了一部分fpga，明年导师能给推一个fpga实习岗，现在想问问各位大佬，接下来是继续边做毕设边自学fpga，还是改变自学方向，转学ic、嵌入式硬件、硬件之类的？之前看别人说FPGA赛道太窄，如果要转行会不好转，有点担心，而且目前fpga学起来也感觉茫然，暂时只学了uart，dds一些比较简单的内容，下一步如果要继续学习，应该学一些什么呢？比如啥协议这种