数字IC后端面经题目汇总

·  长时钟树Clock Tree用的是Clock Inverter还是Clock Buffer? 为什么不用普通Inverter或普通buffer来做tree(同样都会解DRV)?

·  什么是DRV(Design Rule Violation) ? 它包含哪些内容?

·  什么是Common Clock Path? 什么是un-Common Clock Path?

·  Common clock tree path上的crosstalk对setup和hold time的影响如何?

·  什么是Launch Clock Path? 什么是Capture Clock Path?

·  如何Trace设计的时钟结构?

·  为何时钟树综合后要高亮设计中最长和最短的Clock Path? 它和物理上最长和物理上最短的clock path有何区别?

·  clock tree长度太长,你会如何分析解决?

·  什么是Clock Tree? 什么是Clock Skew Group?

·  什么是Clock Tree Spec? 它主要包含哪些内容?

·  什么是Min Pulse Width?

·  什么是双锁Latch up效应?

·  什么是天线效应(antenna effect)?

·  长时钟树时选取的Clock inverter和Clock gating cell有何讲究?

·  如何给Clock Tree上cell的周围添加decap cell? 这样做的好处是什么?

#数字IC后端工程师#
全部评论

相关推荐

object3:开始给部分🌸孝子上人生第一课了
点赞 评论 收藏
分享
11-14 16:13
已编辑
重庆科技大学 测试工程师
Amazarashi66:不进帖子我都知道🐮❤️网什么含金量
点赞 评论 收藏
分享
评论
4
16
分享
牛客网
牛客企业服务