题解 | #异步复位的串联T触发器#

`timescale 1ns/1ns
module Tff_2 (
input wire data, clk, rst,
output reg q  
);
//*************code***********//
reg q1;
always@(posedge clk or negedge rst)
if (~rst)begin
			q1<=0;q<=0;
end
else begin
		 	if(data)begin
		 	q1<=~q1;
			end
		 	if(q1)begin
		 	q<=~q;
		 	end
end
//*************code***********//
endmodule