注意seq应初始化为与待检测序列的第一位相反的值,即seq <= 9'h1ff; 防止在seq还没缓存满时便出现序列错误匹配的情况!!! `timescale 1ns/1ns module sequence_detect( input clk, input rst_n, input a, output reg match ); &n...