`timescale 1ns/1ns module main_mod(     input clk,     input rst_n,     input [7:0]a,     input [7:0]b,     input [7:0]c,          output [7:0]d );  reg [7...