`timescale 1ns/1ns module wire0( input in0, output wire out1 ); //wire in0_out1; assign out1 = in0; endmodule 注意将out1的类型设置为wire

`timescale 1ns/1ns module top_module( output wire one ); assign one = 1; endmodule 在模块中添加输出一栏。同时，搞清楚reg wire类型的赋值方式