牛客94182623号 level
获赞
3
粉丝
0
关注
3
看过 TA
33
门头沟学院
2024
FPGA工程师
IP属地:四川
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
235491
使用握手信号实现跨时钟域数据传输
2023-10-22
答案正确
< 1ms
0K
Verilog
235491
使用握手信号实现跨时钟域数据传输
2023-10-22
答案正确
< 1ms
0K
Verilog
234350
ROM的简单实现
2023-10-21
答案正确
< 1ms
0K
Verilog
234350
ROM的简单实现
2023-10-21
答案正确
< 1ms
0K
Verilog
234350
ROM的简单实现
2023-10-21
答案正确
< 1ms
0K
Verilog
234350
ROM的简单实现
2023-10-21
答案正确
< 1ms
0K
Verilog
234329
四选一多路器
2023-10-21
答案正确
< 1ms
0K
Verilog
VL49
脉冲同步电路
2023-08-22
答案正确
< 1ms
0K
Verilog
VL40
占空比50%的奇数分频
2023-08-21
答案正确
< 1ms
0K
Verilog
VL40
占空比50%的奇数分频
2023-08-21
答案正确
< 1ms
0K
Verilog
VL37
时钟分频(偶数)
2023-08-21
答案正确
< 1ms
0K
Verilog
VL36
状态机-重叠序列检测
2023-08-21
答案正确
< 1ms
0K
Verilog
VL35
状态机-非重叠的序列检测
2023-08-21
答案正确
< 1ms
0K
Verilog
VL34
整数倍数据位宽转换8to16
2023-08-21
答案正确
< 1ms
0K
Verilog
VL33
非整数倍数据位宽转换8to12
2023-08-21
答案正确
< 1ms
0K
Verilog
VL32
非整数倍数据位宽转换24to128
2023-08-21
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2023-08-21
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2023-08-21
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2023-08-21
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2023-08-20
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客企业服务